電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-03-01 10:00
RTOSを用いたシステムのフルハードウェア実装とその自動化
大迫裕樹石浦菜岐佐関西学院大)・冨山宏之立命館大)・神原弘之京都高度技研
技報オンラインサービス実施中
抄録 (和) 本稿では, RTOS を用いたプログラムを高位合成によりフルハードウェア実装する手法を提案する. 本手法では, タスク/ハンドラ等のカーネルオブジェクトおよび RTOS カーネルの機能を, これらを実行する CPU と機能等価なハードウェアに合成する. 全タスク/ハンドラを独立したハードウェアモジュールに合成することにより, 実行可能状態のタスク/ハンドラは並列に実行を行うことが可能になる. これにより, 処理性能を向上させるとともに, コンテキストスイッチの時間を大きく削減する. また, タスク/ハンドラの実行/停止を, その状態に基づいて stall 信号で制御することにより, RTOS のタスクスケジューリング機能を軽量なハードウェアで実現する. 本手法に基づく合成システムを実装し, TOPPERS/ASP3 カーネル付属サンプル "sample1"をハードウェア実装した. 実験の結果, タスクの起動を 23 サイクル, 割込みハンドラの起動を 1 サイクルで行えることを確認した. 
(英) This paper presents a method of automatically synthesizing a hardware
design from a set of source codes for a real-time system utilizing an
RTOS. It generates a full hardware implementation where all the
tasks and handlers in the system as well as all the necessary services
provided by the RTOS kernel are implemented as hardware. Every task
and handler is synthesized into an independent hardware module so that
it may run in parallel with the other tasks/handlers as soon as it is
ready. This leads to task switching with extremely low overhead and
reduced computation time both by parallel and hardware execution.
Moreover, this eliminates the necessity of the task queue management;
task scheduling is realized by a relatively simple manager hardware
which instructs each task/handler to run or stall based on the values
of its status variables. Since most of the API calls from
tasks/handlers are reduced to reads/writes of these status variables,
they can be expanded inline into the tasks/handlers' source codes
which are compiled into hardware designs by a high-level synthesizer.
We have implemented a prototype synthesis system which assume the use
of the TOPPERS/ASP3 real-time kernel. A hardware implementation
synthesized from a sample1.c code, bundled in the TOPPERS/ASP3
release, took 23 cycles for waking up a waiting task and only 1 cycle
for activating an interrupt handler.
キーワード (和) リアルタイムシステム / RTOS / システム合成 / ハードウェアアクセラレータ / TOPPERS/ASP3 / 高位合成 / /  
(英) Real-Time Systems / RTOS / System Synthesis / Hardware Accelerator / TOPPERS/ASP3 / High-Level Synthesis / /  
文献情報 信学技報, vol. 118, no. 457, VLD2018-122, pp. 175-180, 2019年2月.
資料番号 VLD2018-122 
発行日 2019-02-20 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 HWS VLD  
開催期間 2019-02-27 - 2019-03-02 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Ken Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2019-02-HWS-VLD 
本文の言語 日本語 
タイトル(和) RTOSを用いたシステムのフルハードウェア実装とその自動化 
サブタイトル(和)  
タイトル(英) Synthesis of Full Hardware Implementation of RTOS-Based Systems 
サブタイトル(英)  
キーワード(1)(和/英) リアルタイムシステム / Real-Time Systems  
キーワード(2)(和/英) RTOS / RTOS  
キーワード(3)(和/英) システム合成 / System Synthesis  
キーワード(4)(和/英) ハードウェアアクセラレータ / Hardware Accelerator  
キーワード(5)(和/英) TOPPERS/ASP3 / TOPPERS/ASP3  
キーワード(6)(和/英) 高位合成 / High-Level Synthesis  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大迫 裕樹 / Yuuki Oosako / オオサコ ユウキ
第1著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第2著者 氏名(和/英/ヨミ) 石浦 菜岐佐 / Nagisa Ishiura / イシウラ ナギサ
第2著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第3著者 氏名(和/英/ヨミ) 冨山 宏之 / Hiroyuki Tomiyama / トミヤマ ヒロユキ
第3著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第4著者 氏名(和/英/ヨミ) 神原 弘之 / Hiroyuki Kanbara / カンバラ ヒロユキ
第4著者 所属(和/英) 京都高度技術研究所 (略称: 京都高度技研)
ASTEM RI (略称: ASTEM)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-03-01 10:00:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2018-122,IEICE-HWS2018-85 
巻番号(vol) IEICE-118 
号番号(no) no.457(VLD), no.458(HWS) 
ページ範囲 pp.175-180 
ページ数 IEICE-6 
発行日 IEICE-VLD-2019-02-20,IEICE-HWS-2019-02-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会