| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-02-28 10:50 基板バイアスを活用した単一電源レベルシフタ回路の提案 ○武吉雄貴・宇佐美公良（芝浦工大）  VLD2018-109 HWS2018-72 |
|
| 抄録 | （和） | 異なる電源電圧を用いることで低消費電力を実現する技術としてマルチVDD設計が存在する。異なる電源電圧領域の間にはレベルシフタと呼ばれる信号の電圧振幅を変換する回路が必要で、高VDDと低VDDなどの複数の電源電圧が必要である。高速動作が求められる領域には高VDDを用い、その他の周辺回路には低VDDを適用することで低消費電力を実現している。しかし、レベルシフタを挿入することにより面積増大やレイアウトにおける電源配線の複雑化を招く欠点がある。本研究では、基板バイアスと薄膜BOX-SOI(SOTB)を活用し、単一電源で動作するレベルシフタ回路を提案する。 |
| （英） | A multi-VDD scheme exists as a technique to realize low power consumption by using different power supply voltages. A circuit for converting voltage amplitude of the signal called level shifter is necessary between difference power supply voltage area. But two types of power supply voltage of a high supply voltage and a low supply voltage are required, and there is a disadvantage that it complicates the power routing in the layout and increase the area. In this research, we propose a level shifter circuit that operates with a single power supply by applying body bias and Silicon-on-Thin-BOX. | |
| キーワード | （和） | レベルシフタ / 基板バイアス / 薄膜BOX-SOI(SOTB) / マルチVDD / / / / |
| （英） | Level-shifter / Body-bias / Silicon-on-Thin-Box (SOTB) / Multi-VDD / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 457, VLD2018-109, pp. 97-102, 2019年2月. | |
| 資料番号 | VLD2018-109 | |
| 発行日 | 2019-02-20 (VLD, HWS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2018-109 HWS2018-72 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2019-02-27 - 2019-03-02 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2019-02-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 基板バイアスを活用した単一電源レベルシフタ回路の提案 |
| サブタイトル（和） | |
| タイトル（英） | Single Supply Level Shifter Circuit using body-bias |
| サブタイトル（英） | |
| キーワード(1)（和/英） | レベルシフタ / Level-shifter |
| キーワード(2)（和/英） | 基板バイアス / Body-bias |
| キーワード(3)（和/英） | 薄膜BOX-SOI(SOTB) / Silicon-on-Thin-Box (SOTB) |
| キーワード(4)（和/英） | マルチVDD / Multi-VDD |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 武吉 雄貴 / Yuki Takeyoshi / タケヨシ ユウキ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： SIT) |
| 第2著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usame / ウサミ キミヨシ |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： SIT) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-02-28 10:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2018-109, HWS2018-72 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.457(VLD), no.458(HWS) |
| ページ範囲 | pp.97-102 |
| ページ数 | 6 |
| 発行日 | 2019-02-20 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]