電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-02-28 11:15
光通信用LSI開発にみる微細化プロセスの対策技術
平野 進吉田英夫杉原堅也小西良明杉原隆嗣小川吉大三菱電機
技報オンラインサービス実施中
抄録 (和) 高速光通信向けのLSIは,回路が複雑かつ大規模になるため先端半導体製造プロセスを用いた実装が必須である.これまでこれらのLSIの実装を困難にしていた要因として実装面積や消費電力の増大があったが,先端半導体製造の進歩によるプロセス微細化により配線遅延や配線混雑,レイアウト設計等におけるTAT(処理時間)増大等の新たな課題が生じてきた.そこでこれらの課題を解決する方法として,プロセスルールに応じた設計やレイアウト階層最適化等を検討し,実装面積や消費電力の削減,配線による課題の低減,TATの短縮,更には実装容易性においても有効性を示した. 
(英) It is indispensable to use the advanced wafer manufacturing processes to develop LSIs of high-speed optical transmission because its circuit gets intricate and large scale. There has been an increase in area and power consumption as factors which make it difficult to mount the LSI so far. Recently new issues are emerging, such as wiring delay, wiring congestion and increase in TAT (Turn Around Time) of layout design due to the progress of the process technology. Then we studied a design method for a process rule and a layout layer optimization method, which contributed to decrease area, power consumption. We also succeeded to suppress the new issues above. And the methods are easily mounted on the LSIs.
キーワード (和) 集積回路 / ASIC / 微細化プロセス / 光通信 / レイアウト設計 / / /  
(英) LSI / ASIC / Advanced Wafer Manufacturing Process / Optical Transmission / Layout Design / / /  
文献情報 信学技報, vol. 118, no. 457, VLD2018-110, pp. 103-108, 2019年2月.
資料番号 VLD2018-110 
発行日 2019-02-20 (VLD, HWS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 HWS VLD  
開催期間 2019-02-27 - 2019-03-02 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Ken Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2019-02-HWS-VLD 
本文の言語 日本語 
タイトル(和) 光通信用LSI開発にみる微細化プロセスの対策技術 
サブタイトル(和)  
タイトル(英) Implementation Technology for the Advanced Wafer Manufacturing Processes on Optical Transmission LSIs 
サブタイトル(英)  
キーワード(1)(和/英) 集積回路 / LSI  
キーワード(2)(和/英) ASIC / ASIC  
キーワード(3)(和/英) 微細化プロセス / Advanced Wafer Manufacturing Process  
キーワード(4)(和/英) 光通信 / Optical Transmission  
キーワード(5)(和/英) レイアウト設計 / Layout Design  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 平野 進 / Susumu Hirano / ヒラノ ススム
第1著者 所属(和/英) 三菱電機株式会社 (略称: 三菱電機)
Mitsubishi Electric Corporation (略称: Mitsubishi Electric)
第2著者 氏名(和/英/ヨミ) 吉田 英夫 / Hideo Yoshida / ヨシダ ヒデオ
第2著者 所属(和/英) 三菱電機株式会社 (略称: 三菱電機)
Mitsubishi Electric Corporation (略称: Mitsubishi Electric)
第3著者 氏名(和/英/ヨミ) 杉原 堅也 / Kenya Sugihara / スギハラ ケンヤ
第3著者 所属(和/英) 三菱電機株式会社 (略称: 三菱電機)
Mitsubishi Electric Corporation (略称: Mitsubishi Electric)
第4著者 氏名(和/英/ヨミ) 小西 良明 / Yoshiaki Konishi / コニシ ヨシアキ
第4著者 所属(和/英) 三菱電機株式会社 (略称: 三菱電機)
Mitsubishi Electric Corporation (略称: Mitsubishi Electric)
第5著者 氏名(和/英/ヨミ) 杉原 隆嗣 / Takashi Sugihara / スギハラ タカシ
第5著者 所属(和/英) 三菱電機株式会社 (略称: 三菱電機)
Mitsubishi Electric Corporation (略称: Mitsubishi Electric)
第6著者 氏名(和/英/ヨミ) 小川 吉大 / Yoshihiro Ogawa / オガワ ヨシヒロ
第6著者 所属(和/英) 三菱電機株式会社 (略称: 三菱電機)
Mitsubishi Electric Corporation (略称: Mitsubishi Electric)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-02-28 11:15:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2018-110,IEICE-HWS2018-73 
巻番号(vol) IEICE-118 
号番号(no) no.457(VLD), no.458(HWS) 
ページ範囲 pp.103-108 
ページ数 IEICE-6 
発行日 IEICE-VLD-2019-02-20,IEICE-HWS-2019-02-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会