電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-02-27 10:55
製造検査時における組込み自己テスト回路を利用した効率的なPUF回路のチャレンジレスポンス対の生成と評価
三野智貴新谷道広井上美智子奈良先端大
抄録 (和) 近年,半導体部品市場における偽造IC チップの流通が問題になっている.その対策として,物理複製困難(Physically unclonable function, PUF)回路を用いたチャレンジレスポンス対(Challenge response pair, CPR)による認証方法が提案されている.しかし,既存の手法では,CRP の取得に要する測定コストが膨大になり,製造コストの増大に繋がる.そこで,本研究では,従来量産テストにおいて使用されている組込み自己テスト(Built-in self test, BIST)回路を用いることで,量産テストを行うと同時にCRP を取得する手法を提案する.具体的には,BIST回路が生成するテストパターンをもとに,PUF 回路のCRP を生成する.また,従来のPUF では,機械学習耐性に弱いことが指摘されているが,提案手法はBIST 回路を介した認証を行うため,耐性の向上が見込まれる.市販のField-programmable gate array(FPGA)上にPUF 回路およびBIST 回路を設計し,テストパターンを用いてPUFの性能評価を行う環境を構築した. 
(英) Recently, counterfeited ICs have become a big problem for semiconductor supply chains. One of the countermeasures for the counterfeited chips is device identi cation using challenge response pairs (CRP) obtained from pysically unclonable function (PUF) circuit. However, previous PUF circuits require additional measurement and design cost to establish large number of the CRPs, and thus the cost is newly introduced into manufacturing cost. In this paper, we propose a novel method to generate the CRP during production test by conventionally used build-in self test (BIST) circuit. Because the production test and CRP generation are simultaneously conducted, the proposed method requires no additional cost and extra measurement. In addition, although it has been reported that the previous PUF circuits has a vulnerability against machine learning attacks, the proposed method is resis- tant to it because of device identi cation via the BIST circuit. Through proof-of-concept implementation on eld programmable gate array (FPGA), we demonstrate that the performance of a PUF circuit can be evaluated by the test pattern generated from the BIST circuit.
キーワード (和) 物理複製困難回路 / 組込み自己テスト回路 / チャレンジレスポンス対 / 偽造チップ / / / /  
(英) Physically unclnable function circuit / Built-in self test / Challenge-response pair / Counterfeited chip / / / /  
文献情報 信学技報, vol. 118, no. 456, DC2018-75, pp. 25-30, 2019年2月.
資料番号 DC2018-75 
発行日 2019-02-20 (DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 DC  
開催期間 2019-02-27 - 2019-02-27 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英) VLSI Design and Test, etc. 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2019-02-DC 
本文の言語 日本語 
タイトル(和) 製造検査時における組込み自己テスト回路を利用した効率的なPUF回路のチャレンジレスポンス対の生成と評価 
サブタイトル(和)  
タイトル(英) Efficient Challenge-Response Pairs Generation and Evaluation for PUF Circuit Using BIST Circuit During Manufacturing Test 
サブタイトル(英)  
キーワード(1)(和/英) 物理複製困難回路 / Physically unclnable function circuit  
キーワード(2)(和/英) 組込み自己テスト回路 / Built-in self test  
キーワード(3)(和/英) チャレンジレスポンス対 / Challenge-response pair  
キーワード(4)(和/英) 偽造チップ / Counterfeited chip  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 三野 智貴 / Tomoki Mino / ミノ トモキ
第1著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第2著者 氏名(和/英/ヨミ) 新谷 道広 / Shintani Michihiro / シンタニ ミチヒロ
第2著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第3著者 氏名(和/英/ヨミ) 井上 美智子 / Michiko Inoue / イノウエ ミチコ
第3著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-02-27 10:55:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-DC2018-75 
巻番号(vol) IEICE-118 
号番号(no) no.456 
ページ範囲 pp.25-30 
ページ数 IEICE-6 
発行日 IEICE-DC-2019-02-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会