講演抄録/キーワード |
講演名 |
2019-02-27 13:05
ビアスイッチFPGAの消費電力評価のための配線容量モデル ○夏原明日香・今川隆司・越智裕之(立命館大) VLD2018-97 HWS2018-60 |
抄録 |
(和) |
本稿では,ビアスイッチと呼ばれる新しいナノデバイスを用いたFPGA上に実装するアプリケーション回路の消費電力を配置配線前に見積もるための配線容量モデルを検討する.このモデルの構築のために,複数のベンチマーク回路の配置配線結果から,各LUTや出力のファンアウトと,配線に用いられるスイッチ数や消費電力の関係を統計的に明らかにする.提案モデルで求めた寄生容量と,実際に配置配線を行って求めた寄生容量で回路シミュレーションにより求めた消費電力を比較し,見積もり精度を評価する.
本稿では,配置配線結果から配線部に使用されるスイッチ数を統計的にまとめファンアウト数との関連を明らかにし,それを踏まえて作成した配線容量モデルで総SW数見積もり誤差は最大$-8.2%$,最小$-2.7%$と非常に小さな誤差で求めることに成功した.また,HSPICEシミュレーションによる提案手法との消費電力の比較によって提案モデルが配線の消費電力見積もり精度へ与える影響に関する考察を行った. |
(英) |
In this report, we consider a wire load model for an FPGA using new nano-device called via-switch to allow power estimation before placement and routing of application circuits.
We evaluate the accuracy of the proposed model by comparing the power estimation by circuit simulation using the switch count that is estimated by the proposed model and those from the post-placement-and-routing layout information.
Using the proposed model, the maximum and minimum estimation error is $−8.2$% and $−2.7$%, respectively. This report also discusses the estimation accuracy of power consumption with the proposed model by comparing the values estimated by the proposed model and HSPICE simulation. |
キーワード |
(和) |
原子移動型スイッチ / 再構成可能アーキテクチャ / 消費電力見積もり / / / / / |
(英) |
atom switch / reconfigurable architecture / power estimation / / / / / |
文献情報 |
信学技報, vol. 118, no. 457, VLD2018-97, pp. 25-30, 2019年2月. |
資料番号 |
VLD2018-97 |
発行日 |
2019-02-20 (VLD, HWS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2018-97 HWS2018-60 |
研究会情報 |
研究会 |
HWS VLD |
開催期間 |
2019-02-27 - 2019-03-02 |
開催地(和) |
沖縄県青年会館 |
開催地(英) |
Okinawa Ken Seinen Kaikan |
テーマ(和) |
システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
テーマ(英) |
Design Technology for System-on-Silicon, Hardware Security, etc. |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2019-02-HWS-VLD |
本文の言語 |
日本語 |
タイトル(和) |
ビアスイッチFPGAの消費電力評価のための配線容量モデル |
サブタイトル(和) |
|
タイトル(英) |
Wire Load Model for Power Consumption Evaluation of Via-Switch FPGA |
サブタイトル(英) |
|
キーワード(1)(和/英) |
原子移動型スイッチ / atom switch |
キーワード(2)(和/英) |
再構成可能アーキテクチャ / reconfigurable architecture |
キーワード(3)(和/英) |
消費電力見積もり / power estimation |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
夏原 明日香 / Asuka Natsuhara / ナツハラ アスカ |
第1著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第2著者 氏名(和/英/ヨミ) |
今川 隆司 / Takashi Imagawa / イマガワ タカシ |
第2著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第3著者 氏名(和/英/ヨミ) |
越智 裕之 / Hiroyuki Ochi / オチ ヒロユキ |
第3著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2019-02-27 13:05:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2018-97, HWS2018-60 |
巻番号(vol) |
vol.118 |
号番号(no) |
no.457(VLD), no.458(HWS) |
ページ範囲 |
pp.25-30 |
ページ数 |
6 |
発行日 |
2019-02-20 (VLD, HWS) |
|