電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-02-27 11:45
An Efficient Approach to Recycled FPGA Detection Using WID Variation Modeling
Foisal AhmedMichihiro ShintaniMichiko InoueNAIST
技報オンラインサービス実施中
抄録 (和) Recycled field programmable gate arrays (FPGAs) make a significant threat to mission critical systems due to their performance degradation and shorter lifetime caused by aging. In this paper, we propose a novel recycled FPGA detection method based on with-in die (WID) variation modeling. While fresh/recycled classification is carried out using measured frequencies from ring oscillators on FPGA in existing methods, the proposed method exploits model parameters extracted from the WID modeling. The model parameters simply and accurately represent the process variation of each FPGA, and thus the classification performs very well by the simple feature vector. Experimental results using circuit simulation demonstrate that the proposed method achieves 99.6% dimension reduction per FPGA chip with showing 96.0% detection accuracy using one-class support vector machine (SVM); while our silicon results on Xilinx Artix-7 FPGAs demonstrate the model parameters have good distance properties between fresh and aged. 
(英) Recycled field programmable gate arrays (FPGAs) make a significant threat to mission critical systems due to their performance degradation and shorter lifetime caused by aging. In this paper, we propose a novel recycled FPGA detection method based on with-in die (WID) variation modeling. While fresh/recycled classification is carried out using measured frequencies from ring oscillators on FPGA in existing methods, the proposed method exploits model parameters extracted from the WID modeling. The model parameters simply and accurately represent the process variation of each FPGA, and thus the classification performs very well by the simple feature vector. Experimental results using circuit simulation demonstrate that the proposed method achieves 99.6% dimension reduction per FPGA chip with showing 96.0% detection accuracy using one-class support vector machine (SVM); while our silicon results on Xilinx Artix-7 FPGAs demonstrate the model parameters have good distance properties between fresh and aged.
キーワード (和) Recycled detection / Field programmable gate array (FPGA) / Process variation / With-in die process variation / Feature engineering / / /  
(英) Recycled detection / Field programmable gate array (FPGA) / Process variation / With-in die process variation / Feature engineering / / /  
文献情報 信学技報, vol. 118, no. 456, DC2018-77, pp. 37-42, 2019年2月.
資料番号 DC2018-77 
発行日 2019-02-20 (DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 DC  
開催期間 2019-02-27 - 2019-02-27 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英) VLSI Design and Test, etc. 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2019-02-DC 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) An Efficient Approach to Recycled FPGA Detection Using WID Variation Modeling 
サブタイトル(英)  
キーワード(1)(和/英) Recycled detection / Recycled detection  
キーワード(2)(和/英) Field programmable gate array (FPGA) / Field programmable gate array (FPGA)  
キーワード(3)(和/英) Process variation / Process variation  
キーワード(4)(和/英) With-in die process variation / With-in die process variation  
キーワード(5)(和/英) Feature engineering / Feature engineering  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) Foisal Ahmed / Foisal Ahmed /
第1著者 所属(和/英) Nara Institute of Science and Technology (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第2著者 氏名(和/英/ヨミ) Michihiro Shintani / Michihiro Shintani /
第2著者 所属(和/英) Nara Institute of Science and Technology (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第3著者 氏名(和/英/ヨミ) Michiko Inoue / Michiko Inoue /
第3著者 所属(和/英) Nara Institute of Science and Technology (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-02-27 11:45:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-DC2018-77 
巻番号(vol) IEICE-118 
号番号(no) no.456 
ページ範囲 pp.37-42 
ページ数 IEICE-6 
発行日 IEICE-DC-2019-02-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会