| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-01-31 14:00 高位合成による専用命令実装手法の予備的評価 ○岩本凌大・藤枝直輝・市川周一・坂本譲二（豊橋技科大）  VLD2018-88 CPSY2018-98 RECONF2018-62 |
|
| 抄録 | （和） | ソフトウェアの処理手順などの知的財産権や技術的ノウハウの保護は重要な課題である．坂本ら(2018)は，ソフトウェアの秘匿性を向上するため，応用プログラムの一部の関数を命令セットシミュレータに組み入れ，専用命令をもつソフトプロセッサとして高位合成することを提案した．本稿では，この手法の適用可能性を示すため，CHStone ベンチマークの各プログラムにこの手法を適用する．秘匿対象の関数を選択する際の基準として，処理時間が大きな関数を優先して選択し，実行時間への影響を評価する． |
| （英） | Protection of intellectual properties and technical know-how is an important issue.In our previous work, we proposed implementing some functions of software as special Instructions of a soft processor generated from an instruction set simulator by using high level synthesis.In this research, we examine this method by applying it to each program of CHStone benchmark.As a criterion for selecting functions to be concealed, a function with a long processing time is preferentially selected, and the influence on the execution time is evaluated. | |
| キーワード | （和） | FPGA / 特殊化 / ソフトプロセッサ / / / / / |
| （英） | FPGA / specialization / soft-processor / / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 432, RECONF2018-62, pp. 101-106, 2019年1月. | |
| 資料番号 | RECONF2018-62 | |
| 発行日 | 2019-01-23 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2018-88 CPSY2018-98 RECONF2018-62 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM RECONF VLD CPSY IPSJ-ARC |
| 開催期間 | 2019-01-30 - 2019-01-31 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2019-01-SLDM-RECONF-VLD-CPSY-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成による専用命令実装手法の予備的評価 |
| サブタイトル（和） | |
| タイトル（英） | Preliminary evaluation of special instruction implementation methods by high level synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 特殊化 / specialization |
| キーワード(3)（和/英） | ソフトプロセッサ / soft-processor |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岩本 凌大 / Ryodai Iwamoto / イワモト リョウダイ |
| 第1著者 所属（和/英） | 豊橋技術科学大学 (略称： 豊橋技科大) Toyohashi University of Technology (略称： TUT) |
| 第2著者 氏名（和/英/ヨミ） | 藤枝 直輝 / Naoki Fujieda / フジエダ ナオキ |
| 第2著者 所属（和/英） | 豊橋技術科学大学 (略称： 豊橋技科大) Toyohashi University of Technology (略称： TUT) |
| 第3著者 氏名（和/英/ヨミ） | 市川 周一 / Shuichi Ichikawa / イチカワ シュウイチ |
| 第3著者 所属（和/英） | 豊橋技術科学大学 (略称： 豊橋技科大) Toyohashi University of Technology (略称： TUT) |
| 第4著者 氏名（和/英/ヨミ） | 坂本 譲二 / Joji Sakamoto / サカモト ジョウジ |
| 第4著者 所属（和/英） | 豊橋技術科学大学 (略称： 豊橋技科大) Toyohashi University of Technology (略称： TUT) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-01-31 14:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2018-88, CPSY2018-98, RECONF2018-62 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.430(VLD), no.431(CPSY), no.432(RECONF) |
| ページ範囲 | pp.101-106 |
| ページ数 | 6 |
| 発行日 | 2019-01-23 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]