お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年7月開催)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2019-01-23 13:30
単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた30GHzデータパスの開発
長岡一起名大)・畑中湧貴三菱電機)・松井裕一名大)・石田浩貴九大)・田中雅光佐野京佑山下太郎名大)・小野貴継井上弘士九大)・藤巻 朗名大SCE2018-30
抄録 (和) 我々はCMOSマイクロプロセッサを凌駕する高スループットを実現することを目的として、単一磁束量子(SFQ)マイクロプロセッサの開発に着手した。現在までに動作実証されたSFQマイクロプロセッサは全て、データ処理方式にビットシリアル処理を採用していた。これは、回路の複雑さを低減して設計を容易にすることを狙ったものだが、反面、スループット性能を制限することに繋がる。CMOSマイクロプロセッサを超える高いスループットを得るためには、ビットパラレル処理の導入が不可欠となる。我々はビットパラレル処理を用い、論理ゲート毎にパイプラインステージを構成するゲートレベルパイプライン構造を用いることで、高スループット化を行った。本研究では、ビットパラレルSFQマイクロプロセッサ実現のために、大規模要素回路でタイミング設計の困難なデータパスの設計と高周波動作の評価を行った。算術論理演算回路(ALU)とレジスタファイルを統合してレイアウトを行うことで、高周波動作を可能にした。データパス上での加算命令実行ならびに減算命令実行の正常動作を確認し、演算結果の書き込み先レジスタでは、部分動作ではあるが約30GHzまでの高周波動作を確認した。 
(英) We have started development of high-throughput single-flux-quantum (SFQ) microprocessors with the aim of higher throughput performance beyond CMOS microprocessors. All of the demonstrated microprocessors based on SFQ logic employed bit-serial processing. The bit-serial processing leads to reduction of complexity and ease of design, but it limits throughput. It is necessary to introduce bit-parallel processing for obtaining higher throughput beyond CMOS microprocessors. We can expect significant improvement in the throughput performance by introducing bit-parallel processing and a gate-level pipelined structure, in which pipeline processing is performed logic gate by logic gate. In this study, to realize bit-parallel SFQ microprocessors, we designed and evaluated a datapath that was the most complex circuit in a microprocessor. We integrated an arithmetic logic unit (ALU) and a register file to increase the operation frequency. We confirmed correct operation of addition and subtraction instructions and part of write-back operation of the register file up to approximately 30GHz.
キーワード (和) SFQ回路 / マイクロプロセッサ / ゲートレベルパイプライン / ビットパラレル処理 / / / /  
(英) SFQ circuit / Micorprocessor / Gate-level-pipeline / Bit-parallel processing / / / /  
文献情報 信学技報, vol. 118, no. 415, SCE2018-30, pp. 29-34, 2019年1月.
資料番号 SCE2018-30 
発行日 2019-01-16 (SCE) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SCE2018-30

研究会情報
研究会 SCE  
開催期間 2019-01-23 - 2019-01-23 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) 信号処理基盤技術及び応用、一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SCE 
会議コード 2019-01-SCE 
本文の言語 日本語 
タイトル(和) 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた30GHzデータパスの開発 
サブタイトル(和)  
タイトル(英) Development of 30-GHz Datapath for Bit-Parallel, Gate-Level-Pipelined Rapid Single-Flux-Quantum Microprocessors 
サブタイトル(英)  
キーワード(1)(和/英) SFQ回路 / SFQ circuit  
キーワード(2)(和/英) マイクロプロセッサ / Micorprocessor  
キーワード(3)(和/英) ゲートレベルパイプライン / Gate-level-pipeline  
キーワード(4)(和/英) ビットパラレル処理 / Bit-parallel processing  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 長岡 一起 / Ikki Nagaoka / ナガオカ イッキ
第1著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ)
第2著者 氏名(和/英/ヨミ) 畑中 湧貴 / Yuki Hatanaka / ハタナカ ユウキ
第2著者 所属(和/英) 三菱電機 (略称: 三菱電機)
Mitsubishi Electric (略称: Mitsubishi Elec)
第3著者 氏名(和/英/ヨミ) 松井 裕一 / Yuichi Matsui / マツイ ユウイチ
第3著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ)
第4著者 氏名(和/英/ヨミ) 石田 浩貴 / Koki Ishida / イシダ コウキ
第4著者 所属(和/英) 九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ)
第5著者 氏名(和/英/ヨミ) 田中 雅光 / Masamitsu Tanaka / タナカ マサミツ
第5著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ)
第6著者 氏名(和/英/ヨミ) 佐野 京佑 / Kyosuke Sano / サノ キョウスケ
第6著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ)
第7著者 氏名(和/英/ヨミ) 山下 太郎 / Taro Yamashita / ヤマシタ タロウ
第7著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ)
第8著者 氏名(和/英/ヨミ) 小野 貴継 / Takatsugu Ono / オノ タカツグ
第8著者 所属(和/英) 九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ)
第9著者 氏名(和/英/ヨミ) 井上 弘士 / Koji Inoue / イノウエ コウジ
第9著者 所属(和/英) 九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ)
第10著者 氏名(和/英/ヨミ) 藤巻 朗 / Akira Fujimaki / フジマキ アキラ
第10著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ)
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2019-01-23 13:30:00 
発表時間 25 
申込先研究会 SCE 
資料番号 IEICE-SCE2018-30 
巻番号(vol) IEICE-118 
号番号(no) no.415 
ページ範囲 pp.29-34 
ページ数 IEICE-6 
発行日 IEICE-SCE-2019-01-16 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会