電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-12-06 09:25
FPGAを用いた透過的ネットワーク機能仮想化アクセラレーション手法
渡邊義和小林悠記竹中 崇馬場裕司NEC
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) 従来では専用HW装置で実現されてきたネットワーク(NW)機能を汎用サーバで代替するNW機能仮想化(NFV)が通信事業者網へ導入されつつあるが,SW処理の性能ボトルネックが懸念されている.その解決策の一つとしてFPGAによるアクセラレーションが挙げられるが,その導入に際しSW実装を変更する必要があるとコスト削減等のNFVのメリットが失われてしまう.
そこで,本稿では,CPU-FPGA密結合アーキテクチャを活用し,SW実装に対し透過的なネットワーク仮想化アクセラレーション手法を提案する.
また,提案手法を実プラットフォーム(CPU+FPGA)および実NFVアプリケーション(vCPE)を用いて実装および評価したので,その報告を行う. 
(英) Network Function Virtualization (NFV) is becoming a new networking architecture for telecom carriers.
While NFV realizes network functions with software and commercial off the shelf (COTS) servers instead of dedicated hardware,
the performance of the software could be bottleneck.
This paper proposes a method for accelerating NFV application with FPGA transparently.
The method leverages a CPU-FPGA tightly coupled architecture.
We report the result of implementation and evaluation of vCPE acceleration on a CPU+FPGA evaluation platform.
キーワード (和) FPGA / ネットワーク仮想化 / CPU-FPGA密結合アーキテクチャ / / / / /  
(英) FPGA / Network Function Virtualization / NFV / CPU-FPGA Tightly Coupled Architecture / / / /  
文献情報 信学技報, vol. 118, no. 340, RECONF2018-38, pp. 21-26, 2018年12月.
資料番号 RECONF2018-38 
発行日 2018-11-28 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM 
開催期間 2018-12-05 - 2018-12-07 
開催地(和) サテライトキャンパスひろしま 
開催地(英) Satellite Campus Hiroshima 
テーマ(和) デザインガイア2018 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2018 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2018-12-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC 
本文の言語 日本語 
タイトル(和) FPGAを用いた透過的ネットワーク機能仮想化アクセラレーション手法 
サブタイトル(和)  
タイトル(英) Transparent Acceleration Method for Network Function Virtualization Using FPGA 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) ネットワーク仮想化 / Network Function Virtualization  
キーワード(3)(和/英) CPU-FPGA密結合アーキテクチャ / NFV  
キーワード(4)(和/英) / CPU-FPGA Tightly Coupled Architecture  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 渡邊 義和 / Yoshikazu Watanabe / ワタナベ ヨシカズ
第1著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第2著者 氏名(和/英/ヨミ) 小林 悠記 / Yuki Kobayashi / コバヤシ ユウキ
第2著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第3著者 氏名(和/英/ヨミ) 竹中 崇 / Takashi Takenaka / タケナカ タカシ
第3著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第4著者 氏名(和/英/ヨミ) 馬場 裕司 / Baba Hiroshi / ババ ヒロシ
第4著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2018-12-06 09:25:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2018-38 
巻番号(vol) IEICE-118 
号番号(no) no.340 
ページ範囲 pp.21-26 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2018-11-28 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会