| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-12-05 10:20 Intel OpenCLを用いた3状態YOLOv2のFPGA実装について ○佐田悠生・下田将之・佐藤真平・中原啓貴（東工大）  RECONF2018-35 |
|
| 抄録 | （和） | 畳み込みニューラルネットワークは高い認識精度を持ち，様々な画像認識アプリケーションを組み込み機器へ応用することが期待されている． 推論デバイスとしてFPGAは，書き換え可能な専用回路を用いて低消費電力かつ低レイテンシで計算が可能である． 本稿では，物体検出を行うYOLO~(You Only Look Once)の重みを低ビットかつ疎である3状態重みへ軽量化する手法を用いる． CNNの1層目では，3値CNNとして重み${-1,0,+1}$を設定し，後半では3状態${-w,0,+w}$な重みを設定する． 間接メモリアクセスアーキテクチャを適用して零重みをスキップし，カーネル並列2次元畳み込みを行うアーキテクチャを用いる． 間接メモリアクセスを導入することで，異なるサイズのカーネルを持つAlexNet等のCNNにも同じアーキテクチャを適用できる． レイヤ数を削減し低レイテンシ計算を行うため，AlexNetベースのYOLOv2を設計した． 車と人の物体検出を用いた実験により，提案する3状態CNNは元のCNNと比較して，重みのパラメータ数を90%削減できた． Intel社のFPGA SDK for OpenCLを用いてIntel Arria10を搭載したDE5aNet DDR4ボードに実装し， 429.0FPS(Frames Per Second)を達成した． Intel Corei7 7700と比較して203.3倍高速であり，電力効率は190.0倍優れていた． GeForce GTX 1070 GPUと比較して1.74倍高速であり，電力性能効率は2.63倍優れていた． |
| （英） | Since the convolutional neural network has a high-performance recognition accuracy, it is expected to implement various applications on an embedded vision system. An FPGA can calculate the inference algorithm with low-latency and low power consumption using a specific circuit. In the paper, we propose a tri-state weight, which is a generalization of a low-precision and sparse~(pruning) for CNN weight, to reduce the operation cost and parameters of YOLO. In the first layer, we set a weight ${-1,0,+1}$ as a ternary CNN, while in the other layers, we set a ${-w,0,+w}$ as a sparse weight CNN. We apply an indirect memory access architecture to skip zero part and propose the weight parallel 2D convolutional circuit. It can be applied to the AlexNet based CNN, which has different size kernels. Thus, we design the AlexNet based YOLOv2 to reduce the number of layers toward low-latency computation. In the experiment, the proposed tri-state scheme CNN reduces the 90% of weight parameter. We implement the proposed tri-state weight YOLOv2 on a DE5aNet DDR4 board, which has the Intel Corp. Arria10 GX, by using Intel FPGA SDK for OpenCL. It archived 429.0 frames per second (FPS) on a car and person recognition. Compared with the Intel Corei7 7700, it was 203.3 times faster, and its performance per power efficiency was 190.0 times better. Also, compared with the GeForce GTX 1070 GPU, it was 1.74 times faster, and its power performance efficiency was 2.63 times better. |
|
| キーワード | （和） | Intel OpenCL / 物体検出 / 3状態YOLOv2 / 畳み込みニューラルネットワーク / 3値化 / 枝刈り / FPGA / |
| （英） | Intel OpenCL / Object Detection / Tristate YOLOv2 / Convolutional Neural Network / Ternary / Pruning / FPGA / | |
| 文献情報 | 信学技報, vol. 118, no. 340, RECONF2018-35, pp. 7-12, 2018年12月. | |
| 資料番号 | RECONF2018-35 | |
| 発行日 | 2018-11-28 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2018-35 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM |
| 開催期間 | 2018-12-05 - 2018-12-07 |
| 開催地（和） | サテライトキャンパスひろしま |
| 開催地（英） | Satellite Campus Hiroshima |
| テーマ（和） | デザインガイア2018 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2018 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2018-12-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | Intel OpenCLを用いた3状態YOLOv2のFPGA実装について |
| サブタイトル（和） | |
| タイトル（英） | An FPGA implementation of Tri-state YOLOv2 using Intel OpenCL |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Intel OpenCL / Intel OpenCL |
| キーワード(2)（和/英） | 物体検出 / Object Detection |
| キーワード(3)（和/英） | 3状態YOLOv2 / Tristate YOLOv2 |
| キーワード(4)（和/英） | 畳み込みニューラルネットワーク / Convolutional Neural Network |
| キーワード(5)（和/英） | 3値化 / Ternary |
| キーワード(6)（和/英） | 枝刈り / Pruning |
| キーワード(7)（和/英） | FPGA / FPGA |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐田 悠生 / Youki Sada / サダ ユウキ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： titech) |
| 第2著者 氏名（和/英/ヨミ） | 下田 将之 / Masayuki Shimoda / シモダ マサユキ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： titech) |
| 第3著者 氏名（和/英/ヨミ） | 佐藤 真平 / Shimpei Sato / サトウ シンペイ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： titech) |
| 第4著者 氏名（和/英/ヨミ） | 中原 啓貴 / Hiroki Nakahara / ナカハラ ヒロキ |
| 第4著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： titech) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-12-05 10:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2018-35 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.340 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2018-11-28 (RECONF) |
[研究会発表申込システムのトップページに戻る]