| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-11-22 15:10 ［ポスター講演］Signal Integrity Analysis for High-speed Memory Test Interface using Data Capture PCB ○Hyesoo Kim・Kyungjun Cho・Seongguk Kim・Joungho Kim（KAIST）  EMCJ2018-80 |
|
| 抄録 | （和） | In this paper, in high-speed graphic memory test interface, the trade-off relationship for electrical characteristic of the branch signal due to the branch structure and its degradation characteristics are analyzed in terms of signal integrity. A capture PCB is required in order to capture bit patterns for further failure analysis when GPU transmits signals to the high-speed graphic memory. The PCB is placed between prototype mother board and the memory. In the capture PCB, since signals are split into two, signal integrity is more degraded than before. Thus, this paper focuses on the reflection-analysis at the junction and discusses the trade-off among characteristics of received signal at the memory and captured signal depending on capture PCB design. |
| （英） | In this paper, in high-speed graphic memory test interface, the trade-off relationship for electrical characteristic of the branch signal due to the branch structure and its degradation characteristics are analyzed in terms of signal integrity. A capture PCB is required in order to capture bit patterns for further failure analysis when GPU transmits signals to the high-speed graphic memory. The PCB is placed between prototype mother board and the memory. In the capture PCB, since signals are split into two, signal integrity is more degraded than before. Thus, this paper focuses on the reflection-analysis at the junction and discusses the trade-off among characteristics of received signal at the memory and captured signal depending on capture PCB design. | |
| キーワード | （和） | Signal integrity analysis / PCB design / memory test / / / / / |
| （英） | Signal integrity analysis / PCB design / memory test / / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 317, EMCJ2018-80, pp. 63-63, 2018年11月. | |
| 資料番号 | EMCJ2018-80 | |
| 発行日 | 2018-11-15 (EMCJ) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EMCJ2018-80 |
|
| 研究会情報 | |
| 研究会 | EMCJ IEE-EMC IEE-MAG |
| 開催期間 | 2018-11-22 - 2018-11-23 |
| 開催地（和） | KAIST（韓国大田市） |
| 開催地（英） | KAIST |
| テーマ（和） | EMC Joint Workshop 2018, Daejon |
| テーマ（英） | EMC Joint Workshop 2018, Daejon |
| 講演論文情報の詳細 | |
| 申込み研究会 | EMCJ |
| 会議コード | 2018-11-EMCJ-EMC-MAG |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Signal Integrity Analysis for High-speed Memory Test Interface using Data Capture PCB |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Signal integrity analysis / Signal integrity analysis |
| キーワード(2)（和/英） | PCB design / PCB design |
| キーワード(3)（和/英） | memory test / memory test |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | Hyesoo Kim / Hyesoo Kim / |
| 第1著者 所属（和/英） | Korea Advanced Institute of Science and Technology (略称： KAIST) Korea Advanced Institute of Science and Technology (略称： KAIST) |
| 第2著者 氏名（和/英/ヨミ） | Kyungjun Cho / Kyungjun Cho / |
| 第2著者 所属（和/英） | Korea Advanced Institute of Science and Technology (略称： KAIST) Korea Advanced Institute of Science and Technology (略称： KAIST) |
| 第3著者 氏名（和/英/ヨミ） | Seongguk Kim / Seongguk Kim / |
| 第3著者 所属（和/英） | Korea Advanced Institute of Science and Technology (略称： KAIST) Korea Advanced Institute of Science and Technology (略称： KAIST) |
| 第4著者 氏名（和/英/ヨミ） | Joungho Kim / Joungho Kim / |
| 第4著者 所属（和/英） | Korea Advanced Institute of Science and Technology (略称： KAIST) Korea Advanced Institute of Science and Technology (略称： KAIST) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-11-22 15:10:00 |
| 発表時間 | 60分 |
| 申込先研究会 | EMCJ |
| 資料番号 | EMCJ2018-80 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.317 |
| ページ範囲 | p.63 |
| ページ数 | 1 |
| 発行日 | 2018-11-15 (EMCJ) |
[研究会発表申込システムのトップページに戻る]