| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-08-08 15:00 3D-NANDフラッシュメモリの製造技術を用いた新しい積層型論理回路の研究 ～ 従来のLUT方式、平面型との比較 ～ ○鈴木章矢・渡辺重佳（湘南工科大）  SDM2018-43 ICD2018-30 エレソ技報アーカイブへのリンク：SDM2018-43 ICD2018-30 |
|
| 抄録 | （和） | 3Dフラッシュメモリの製造技術を用いた新しい回路設計を提案した。また従来の方式（平面型LUT方式、積層型LUT方式）と提案方式（平面型提案方式、積層型提案方式）をそれぞれ比較した。新方式の採用により、トランジスタ数では入力数が増加するにつれて減少率も増加し約50%、シリコン柱では50%、パターン面積では50%従来の方式（積層型LUT方式）と比較して縮小できる。 |
| （英） | Novel new stacked type logic circuit with fabrication technology of 3D flash memory has been newly proposed. Also, These compared the conventional method (planar LUT scheme, stacked LUT scheme) with the proposed method (proposal planar scheme, stacked proposal scheme). Number of transistors of stacked proposal scheme is by about 50% smaller than stacked LUT scheme. In addition, the number of silicon pillars can be reduced by 50% and the pattern area by 50%. | |
| キーワード | （和） | 3Dフラッシュメモリ / Fe-FET / LUT / 分極反転 / 積層論理LSI / / / |
| （英） | 3D flash memory / Fe-FET / LUT / Polarization reversal / Stacked logic LSI / / / | |
| 文献情報 | 信学技報, vol. 118, no. 172, SDM2018-43, pp. 95-100, 2018年8月. | |
| 資料番号 | SDM2018-43 | |
| 発行日 | 2018-07-31 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2018-43 ICD2018-30 エレソ技報アーカイブへのリンク：SDM2018-43 ICD2018-30 |
|
| 研究会情報 | |
| 研究会 | SDM ICD ITE-IST |
| 開催期間 | 2018-08-07 - 2018-08-09 |
| 開催地（和） | 北海道大学大学院情報科学研究科 M棟M151 |
| 開催地（英） | Hokkaido Univ., Graduate School of IST M Bldg., M151 |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2018-08-SDM-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | 3D-NANDフラッシュメモリの製造技術を用いた新しい積層型論理回路の研究 |
| サブタイトル（和） | 従来のLUT方式、平面型との比較 |
| タイトル（英） | Study of new stacked type logic circuit with fabrication technology of 3D NAND flash memory |
| サブタイトル（英） | Comparison with conventional LUT scheme, and planar typescheme |
| キーワード(1)（和/英） | 3Dフラッシュメモリ / 3D flash memory |
| キーワード(2)（和/英） | Fe-FET / Fe-FET |
| キーワード(3)（和/英） | LUT / LUT |
| キーワード(4)（和/英） | 分極反転 / Polarization reversal |
| キーワード(5)（和/英） | 積層論理LSI / Stacked logic LSI |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鈴木 章矢 / Fumiya Suzuki / スズキ フミヤ |
| 第1著者 所属（和/英） | 湘南工科大学 (略称： 湘南工科大) Shonan Institute of technology (略称： Shonan Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 渡辺 重佳 / Sigeyoshi Watanabe / ワタナベ シゲヨシ |
| 第2著者 所属（和/英） | 湘南工科大学 (略称： 湘南工科大) Shonan Institute of technology (略称： Shonan Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-08-08 15:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2018-43, ICD2018-30 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.172(SDM), no.173(ICD) |
| ページ範囲 | pp.95-100 |
| ページ数 | 6 |
| 発行日 | 2018-07-31 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]