講演抄録/キーワード |
講演名 |
2018-07-31 15:45
3D Network-on-Chip (3D NoC)における遅延が実行時間に与える影響の評価モデルの提案 ~ アプリケーション特性を反映したプロセッサ性能評価モデル ~ ○丹羽直也・十時知滉・松谷宏紀(慶大)・鯉渕道紘(NII)・天野英晴(慶大) CPSY2018-22 |
抄録 |
(和) |
本報告では、3D-NoCにおけるネットワークトポロジが性能に与える影響を、少ない計算量で見積もることができる手法を提案する。これは3次元積層プロセッサにおけるNoCのトポロジーを、現実的な時間で最適化するために提案する見積もり手法である。フルメッシュトポロジNoCを用いてアプリケーションを実行し、そのNoCのトラフィックパターンとサイクル数を測定し、与えられたNoCトポロジを利用した場合のサイクル数を計算で見積る。3DメッシュトポロジNoC上にランダムで機能を割り当てたプロセッサに対し、この評価モデルを用いて見積もった予測サイクル数とフルシステムシミュレーションで計測したサイクル数との平均絶対誤差率は約4.7%、最悪絶対誤差率は約8.5%であった。 |
(英) |
|
キーワード |
(和) |
マルチコアプロセッサ / NoC / 3次元積層 / シミュレーション / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 118, no. 165, CPSY2018-22, pp. 127-132, 2018年7月. |
資料番号 |
CPSY2018-22 |
発行日 |
2018-07-23 (CPSY) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2018-22 |