電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-06-15 13:10
LLVM IRコード内の並列化指示文に基づく並列処理コード生成機能の実現
神宮健吾大津金光大川 猛横田隆史宇都宮大
抄録 (和) 現在,マルチコアプロセッサが広く普及しており,スレッドレベル並列処理によるプログラムの高速化が可能となっている.
一方,その性能を活用するためには並列化された機械語プログラムが必要であるが,数多くの逐次処理機械語プログラムが存在しており,それらはマルチコアプロセッサの性能を活かせないままである.
これらをマルチコアプロセッサ上で高速化するためには,ソースコードの並列化と再コンパイル処理という追加的なコストが必要となる.
この問題に対して,機械語プログラムをバイナリ変換によって直接並列化する手法が有効である.
これを背景に,我々は逐次機械語プログラムから,最適化された並列処理コードへ変換する自動並列処理システムを開発している.
本稿では,機械語プログラムをコンパイラ基盤LLVMの中間表現コードへと変換し,中間表現レベルでの並列化処理において,解析とコード生成を分離するためのインターフェースとなる並列化指示文とそれに基づく並列処理コード生成機能を実現する.
プロトタイプの実装を用いた実験により,シングルループの並列化指示文と並列処理コード生成機能で並列の中間表現コードが生成できることを確認した. 
(英) Nowadays, multi-core processors are widely used, and the speedup can be accomplished by thread-level parallel processing.
But there are still many sequential machine language programs, and speeding up these on a multi-core processor requires additional cost of source code parallelization and recompilation.
To solve this problem, directly parallelize machine language programs by binary conversion is effective.
Against this background, we have proposed an automatic parallel processing system that converts sequential machine language program to optimized parallel code.
In this paper, we realize a parallelization directive and a parallel code generatior based on it.
キーワード (和) LLVM / 並列化 / コンパイラ / 指示文 / / / /  
(英) LLVM / parallelization / compiler / directives / / / /  
文献情報 信学技報, vol. 118, no. 92, CPSY2018-6, pp. 107-112, 2018年6月.
資料番号 CPSY2018-6 
発行日 2018-06-07 (CPSY, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 CPSY DC IPSJ-ARC  
開催期間 2018-06-14 - 2018-06-15 
開催地(和) たかみや瑠璃倶楽リゾート(山形市蔵王温泉) 
開催地(英) Takamiya Rurikura Resort 
テーマ(和) HotSPA2018: ディペンダブルコンピューティングシステムおよび一般 
テーマ(英) Dependable Computing Systems, etc. (HotSPA2018) 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2018-06-CPSY-DC-ARC 
本文の言語 日本語 
タイトル(和) LLVM IRコード内の並列化指示文に基づく並列処理コード生成機能の実現 
サブタイトル(和)  
タイトル(英) Implementation of Code Generation for Parallel Processing Based on Parallelization Directives in LLVM IR Code 
サブタイトル(英)  
キーワード(1)(和/英) LLVM / LLVM  
キーワード(2)(和/英) 並列化 / parallelization  
キーワード(3)(和/英) コンパイラ / compiler  
キーワード(4)(和/英) 指示文 / directives  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 神宮 健吾 / Kengo Jingu / ジングウ ケンゴ
第1著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第2著者 氏名(和/英/ヨミ) 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ
第2著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第3著者 氏名(和/英/ヨミ) 大川 猛 / Takeshi Ohkawa / オオカワ タケシ
第3著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第4著者 氏名(和/英/ヨミ) 横田 隆史 / Takashi Yokota / ヨコタ タカシ
第4著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2018-06-15 13:10:00 
発表時間 20 
申込先研究会 CPSY 
資料番号 IEICE-CPSY2018-6,IEICE-DC2018-6 
巻番号(vol) IEICE-118 
号番号(no) no.92(CPSY), no.93(DC) 
ページ範囲 pp.107-112 
ページ数 IEICE-6 
発行日 IEICE-CPSY-2018-06-07,IEICE-DC-2018-06-07 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会