電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-06-14 16:35
ストカスティック計算を用いたニューラルネットワークハードウェアのための省面積積和演算器
名倉健太廣本正之佐藤高史京大
技報オンラインサービス実施中
抄録 (和) 高精度かつ汎用的な機械学習手法であるニューラルネットワークが近年注目されているが,学習や推論に おける計算量が大きく,ハードウェアで実装する際の回路面積や消費電力が大きくなる課題がある.本稿では,ビット 列中の1の数により数値を表して演算を行うストカスティック計算(Stochastic computing,SC )に着目し,ニュー ラルネットワーク中の主要な計算である積和演算を精度良く実行できる演算器を提案する.提案する演算器をニュー ラルネットワークに適用して評価した結果,提案する演算器は既存のSC による積和演算器とほぼ同程度の回路面積・ 消費電力であるが,認識精度を大幅に向上できることを示した. 
(英) Neural network, which is an accurate and general-purpose machine learning method, is attracting greater attention in recent years. Due to the heavy computational load required in both learning and inference, the circuit area and power consumption become large when the neural network is implemented on a hardware. To improve calculation efficiency, we propose to apply stochastic computing (SC) in which the numerical numbers are represented by the number of 1's in a bit sequence. In this paper, we propose a new multiply-accumulate circuit (MAC) using SC, which is a heavily repeated calculation in neural network algorithms. Through experiments, we show the proposed MAC circuit greatly improves the accuracy of the calculation compared with an existing MAC circuit using SC of equal circuit area and power.
キーワード (和) ニューラルネットワーク / 積和演算器 / 画像認識 / ストカスティック計算 / / / /  
(英) neural network / multiply-accumulate circuit / image recognition / stochastic computing / / / /  
文献情報 信学技報, vol. 118, no. 83, VLD2018-18, pp. 81-86, 2018年6月.
資料番号 VLD2018-18 
発行日 2018-06-07 (CAS, VLD, SIP, MSS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 CAS SIP MSS VLD  
開催期間 2018-06-14 - 2018-06-15 
開催地(和) 北海道大学フロンティア応用科学研究棟 
開催地(英) Hokkaido Univ. (Frontier Research in Applied Sciences Build.) 
テーマ(和) システムと信号処理および一般 
テーマ(英) System and Signal Processing, etc 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2018-06-CAS-SIP-MSS-VLD 
本文の言語 日本語 
タイトル(和) ストカスティック計算を用いたニューラルネットワークハードウェアのための省面積積和演算器 
サブタイトル(和)  
タイトル(英) Area Efficient Multiply-Accumulate Circuit Using Stochastic Computing for Neural Network Hardware 
サブタイトル(英)  
キーワード(1)(和/英) ニューラルネットワーク / neural network  
キーワード(2)(和/英) 積和演算器 / multiply-accumulate circuit  
キーワード(3)(和/英) 画像認識 / image recognition  
キーワード(4)(和/英) ストカスティック計算 / stochastic computing  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 名倉 健太 / Kenta Nagura / ナグラ ケンタ
第1著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ)
第2著者 氏名(和/英/ヨミ) 廣本 正之 / Masayuki Hiromoto /
第2著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ)
第3著者 氏名(和/英/ヨミ) 佐藤 高史 / Takashi Sato /
第3著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2018-06-14 16:35:00 
発表時間 20 
申込先研究会 VLD 
資料番号 IEICE-CAS2018-15,IEICE-VLD2018-18,IEICE-SIP2018-35,IEICE-MSS2018-15 
巻番号(vol) IEICE-118 
号番号(no) no.82(CAS), no.83(VLD), no.84(SIP), no.85(MSS) 
ページ範囲 pp.81-86 
ページ数 IEICE-6 
発行日 IEICE-CAS-2018-06-07,IEICE-VLD-2018-06-07,IEICE-SIP-2018-06-07,IEICE-MSS-2018-06-07 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会