電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-04-19 13:00
[招待講演]深層学習ハードウェアのためのカオスボルツマンマシンのVLSI実装
森江 隆山口正登志川島一郎田向 権九工大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) ボルツマンマシン(BM)は確率的動作を利用した最適化問題解法機械または学習機械として提案されたモデルである.また,制限付きBMは深層学習モデルとしても用いられている.一方,カオスボルツマンマシン(CBM)モデルはオリジナルなBMにおける確率的動作の代わりにアナログ非線形ダイナミクスを用いている.通常,確率動作には乱数生成器が必要だが,これは集積回路実装ではかなりのチップ上占有面積と電力を消費する.CBMはこれを必要としないので,効率的なVLSI実装が可能である.CBMは各ニューロンユニットに対応した非線形微分方程式で記述されるが,その動作はディジタル集積回路でエミュレートできる.そこで,我々はアナログおよびディジタル方式の両方でCBM集積回路を設計した.試作チップおよびFPGAを用いた実験結果では,カオス動作の確認と最適化問題を解くことができたことを示す. 
(英) The Boltzmann machine (BM) model has been proposed as an optimization-problem solver as well as a learning machine using stochastic behavior. The restricted BMs are also used in deep learning machines. The chaotic Boltzmann machine (CBM) model uses analog nonlinear dynamics instead of stochastic operation, and it is suitable for efficient VLSI implementation because it requires no random number generator circuits, which consume a considerable footprint on a chip as well as considerable power. The CBM model is described by a set of nonlinear differential equations, but its operation can be emulated by digital VLSI circuits. Therefore, we have designed CMOS CBM integrated circuits based on both analog and digital approaches. The experimental results using fabricated VLSI chips and FPGAs show that they exhibit chaotic behavior and can solve optimization problems.
キーワード (和) カオスボルツマンマシ / アナログ集積回 / FPGA / / / / /  
(英) Chaotic Boltzmann machine / analog integrated circui / FPGA / / / / /  
文献情報 信学技報, vol. 118, no. 10, ICD2018-4, pp. 13-13, 2018年4月.
資料番号 ICD2018-4 
発行日 2018-04-12 (ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 ICD  
開催期間 2018-04-19 - 2018-04-20 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) メモリ技術(深層学習、ニューロモルフィック、セキュリティ)および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2018-04-ICD 
本文の言語 日本語 
タイトル(和) 深層学習ハードウェアのためのカオスボルツマンマシンのVLSI実装 
サブタイトル(和)  
タイトル(英) VLSI implementation of chaotic Boltzmann machine for deep learning hardware 
サブタイトル(英)  
キーワード(1)(和/英) カオスボルツマンマシ / Chaotic Boltzmann machine  
キーワード(2)(和/英) アナログ集積回 / analog integrated circui  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 森江 隆 / Takashi Morie / モリエ タカシ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyushu Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 山口 正登志 / Masatoshi Yamaguchi / ヤマグチ マサトシ
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyushu Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) 川島 一郎 / Ichiro Kawashima / カワシマ イチロウ
第3著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyushu Inst. of Tech.)
第4著者 氏名(和/英/ヨミ) 田向 権 / Hakaru Tamukoh / タムコウ ハカル
第4著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyushu Inst. of Tech.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2018-04-19 13:00:00 
発表時間 50 
申込先研究会 ICD 
資料番号 IEICE-ICD2018-4 
巻番号(vol) IEICE-118 
号番号(no) no.10 
ページ範囲 p.13 
ページ数 IEICE-1 
発行日 IEICE-ICD-2018-04-12 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会