お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-04-19 10:10
3D-TLC NAND型フラッシュメモリにおける水平エラー検出と垂直LDPC符号を用いた高信頼化手法
鈴木 峻出口慶明中村俊貴溝口恭史竹内 健中大ICD2018-1 エレソ技報アーカイブへのリンク:ICD2018-1
抄録 (和) NAND型フラッシュメモリ向けの高信頼化手法として Asymmetric Coding(AC)が提案されている.本研究では,ACにエラー検出アルゴリズムを加えたHorizontal Error Detection(HED),ページ間の信頼性の偏りを抑えて誤りを訂正するVertical-LDPC (V-LDPC),また,それらを組み合わせたCross Error Elimination (XEE) ECCを提案する.XEE ECCでは,HEDによりエラーが検出されたビットに対して,予め予測されたエラー率を高くする事により誤り訂正符号の性能を向上させる事ができる.更に,V-LDPCを用いることで検出されたエラー数を符号語単位で均一化でき,LDPC符号の誤り訂正能力がさらに向上する.その結果,許容できるエラー率が90%,データ保持時間が230%増加した. 
(英) Conventional Asymmetric Coding (AC) has been proposed for improving NAND flash memories. In this work, Horizontal Error Detection (HED), which adds the error detection algorithm to AC, and Vertical-LDPC (V-LDPC), which corrects errors without depending on the bias among pages of TLC NAND flash memories, are proposed. In addition, Cross Error Elimination (XEE) ECC, which combines HED with V-LDPC, is proposed. In XEE ECC, HED detects errors and error correction capability of LDPC ECC is enhanced. Moreover, V-LDPC averages the number of detected errors among encode/decode unit and error correction capability further improves. As a result, the data-retention lifetime is increased by 230% and the acceptable BER is increased by 90% in 3D NAND flash.
キーワード (和) 3D-TLC NAND型フラッシュメモリ / エラー検出 / LDPC符号 / SSD / / / /  
(英) 3D-TLC NAND flash memories / error detection / LDPC ECC / SSD / / / /  
文献情報 信学技報, vol. 118, no. 10, ICD2018-1, pp. 1-6, 2018年4月.
資料番号 ICD2018-1 
発行日 2018-04-12 (ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2018-1 エレソ技報アーカイブへのリンク:ICD2018-1

研究会情報
研究会 ICD  
開催期間 2018-04-19 - 2018-04-20 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) メモリ技術(深層学習、ニューロモルフィック、セキュリティ)および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2018-04-ICD 
本文の言語 日本語 
タイトル(和) 3D-TLC NAND型フラッシュメモリにおける水平エラー検出と垂直LDPC符号を用いた高信頼化手法 
サブタイトル(和)  
タイトル(英) Reliability Enhancement Technique with Horizontal Error Detection and Vertical-LDPC in 3D-TLC NAND Flash Memories 
サブタイトル(英)  
キーワード(1)(和/英) 3D-TLC NAND型フラッシュメモリ / 3D-TLC NAND flash memories  
キーワード(2)(和/英) エラー検出 / error detection  
キーワード(3)(和/英) LDPC符号 / LDPC ECC  
キーワード(4)(和/英) SSD / SSD  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 鈴木 峻 / Shun Suzuki / スズキ シュン
第1著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第2著者 氏名(和/英/ヨミ) 出口 慶明 / Yoshiaki Deguchi / デグチ ヨシアキ
第2著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第3著者 氏名(和/英/ヨミ) 中村 俊貴 / Toshiki Nakamura / ナカムラ トシキ
第3著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第4著者 氏名(和/英/ヨミ) 溝口 恭史 / Kyoji Mizoguchi / ミゾグチ キョウジ
第4著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第5著者 氏名(和/英/ヨミ) 竹内 健 / Ken Takeuchi / タケウチ ケン
第5著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2018-04-19 10:10:00 
発表時間 25 
申込先研究会 ICD 
資料番号 IEICE-ICD2018-1 
巻番号(vol) IEICE-118 
号番号(no) no.10 
ページ範囲 pp.1-6 
ページ数 IEICE-6 
発行日 IEICE-ICD-2018-04-12 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会