講演抄録/キーワード |
講演名 |
2018-04-13 13:55
パイプライン型剰余乗算器を用いたペアリング計算器のFPGA実装による消費エネルギー評価 長浜佑介・藤本大介・○坂本純一・松本 勉(横浜国大) HWS2018-5 |
抄録 |
(和) |
ペアリング計算を行う専用ハードウェアのFPGA 実装に関する公表論文においては,消費エネルギーでの観点からの考察があまりなされていない.本論文ではパイプライン型剰余乗算器を用いたペアリング計算器を対象として消費エネルギーの評価を行った.
今回対象としたFPGAはXilinx社のVirtex UltraScale+であり、これを搭載し
たVCU118ボードを用いて実装評価を行った.また,先行研究とのペアリング計算時間やエネルギーを同世代でのFPGAへとスケーリングさせ見積り、比較を行った. |
(英) |
Energy consumption and latency are important features of dedicated hardware bilinear pairing calculators. However published papers on FPGA implementation of such dedicated hardware rarely discuss energy evaluation. In this paper we evaluate the energy consumption of the brand-new pairing calculator which adopts pipeline type modular multipliers.
The evaluation is carried out using the VCU 118 board equipped with Xilinx’s Virtex UltraScale + FPGA. In addition, we compare the latency and energy of the previous implementation in the literature with compensation to the same generation FPGA as Virtex UltraScale +. |
キーワード |
(和) |
ハードウェアアーキテクチャ / 有限体乗算器 / モンゴメリ乗算 / パイプライン実装 / ペアリング暗号 / FPGA実装 / 消費エネルギー評価 / |
(英) |
Hardware architecture / Finite field multiplier / Montgomery multiplication / Pairing encryption / Energy Evaluation / / / |
文献情報 |
信学技報, vol. 118, no. 3, HWS2018-5, pp. 23-28, 2018年4月. |
資料番号 |
HWS2018-5 |
発行日 |
2018-04-06 (HWS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
HWS2018-5 |