電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-03-01 16:00
DNNの推論器向け高位合成用C記述の検討
岡本卓也山本椋太本田晋也名大
技報オンラインサービス実施中
抄録 (和) 今日,DNN は様々な分野で活用されている.組込みシステムの分野でもその需要は高く,省メモリかつリアルタイム性を考慮した実装が要求される.そこで,FPGA に着目する.DNN における推論器を高位合成によりFPGA へと実装する.高位合成を用いて様々な特徴を持つハードウェアを作成することを通じて,効率的な推論器となる高位合成のための C ソースコード記述を検討する.実装する高速化手法はパイプライン化,プリフェッチ,パッキングおよびキャッシュである.変更を加える前と比べて,各手法はそれぞれ 2.3 倍,2.8 倍,5.7 倍,3.3 倍高速になった. 
(英) Today, Deep Neural Network (DNN) is utilized in various fields. There is a demand for deep learning in the field of embedded systems. On the other hand, DNN classifier on the system requires memory-saving and real–time property. Therefore, we target to FPGA and configure a classifier for deep learning on FPGA with high-level synthesis (HLS) tool. To satisfy the system requirement, we consider an effective C source code description for high level synthesis. Specifically, our proposed accelerators are following: pipelining, prefetching, packing and caching. Compared to the original implementation, the execution speed by each accelerator was 2.3 times, 2.8 times, 5.7 times, 3.3 times faster, respectively.
キーワード (和) FPGA / DNN / 高位合成 / / / / /  
(英) FPGA / DNN / High Level Synthesis / / / / /  
文献情報 信学技報, vol. 117, no. 455, VLD2017-116, pp. 163-168, 2018年2月.
資料番号 VLD2017-116 
発行日 2018-02-21 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD HWS  
開催期間 2018-02-28 - 2018-03-02 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2018-02-VLD-HWS 
本文の言語 日本語 
タイトル(和) DNNの推論器向け高位合成用C記述の検討 
サブタイトル(和)  
タイトル(英) A C Description Approach for High Level Synthesis to Configure DNN Inference Circuit 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) DNN / DNN  
キーワード(3)(和/英) 高位合成 / High Level Synthesis  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 岡本 卓也 / Takuya Okamoto / オカモト タクヤ
第1著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第2著者 氏名(和/英/ヨミ) 山本 椋太 / Ryota Yamamoto / ヤマモト リョウタ
第2著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第3著者 氏名(和/英/ヨミ) 本田 晋也 / Shinya Honda / ホンダ シンヤ
第3著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2018-03-01 16:00:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2017-116 
巻番号(vol) IEICE-117 
号番号(no) no.455 
ページ範囲 pp.163-168 
ページ数 IEICE-6 
発行日 IEICE-VLD-2018-02-21 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会