| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-02-28 15:25 Full-HD 60-fps実時間オプティカルフロー推定プロセッサのアーキテクチャ設計 ○神田哲志（日大）・今村幸祐・松田吉雄（金沢大）・松村哲哉（日大）  VLD2017-99 |
|
| 抄録 | （和） | 本稿では，Full-HD 60-fps実時間オプティカルフロープロセッサのアーキテクチャ設計について報告する．このプロセッサでは，著者らが以前提案したWXGA 30-fps実時間プロセッサをIP化（WXGA-IP）し，これを複数持つスケーラブルなマルチプロセッサ構造をとる．また，新規に階層化手法の改善，初期値生成手法の改善による反復演算の低減および内蔵CPUを用いた適応的加速パラメータ選択の3手法を導入した．その結果，WXGA-IPと比較して4倍の処理性能が必要なFull-HD 60-fpsの実時間処理を，フロー検出精度を維持しつつ2倍の回路規模で同等の周波数にて実現することができた． |
| （英） | This paper describes the architecture design of Full-HD 60fps real-time optical flow processor. In this processor, the WXGA 30fps real-time processor previously proposed is re-designed as an IP(WXGA-IP), and it adopts a scalable multiprocessor structure. In addition, we newly proposed three methods such as improved hierarchical method, reduced iterative computation method by improving the initial value generation, and adaptive acceleration parameter selection method using built-in CPU. As a result, real-time processing of Full-HD 60fps which requires 4 times processing performance compared to WXGA-IP is realized with twice the hardware amount while maintaining the flow detection accuracy with the same operating frequency. | |
| キーワード | （和） | オプティカルフロー / HOEアルゴリズム / 適応制御手法 / FPGA / マルチプロセッサ / / / |
| （英） | Optical flow / HOE algorithm / Adaptive control method / FPGA / Multiprocessor / / / | |
| 文献情報 | 信学技報, vol. 117, no. 455, VLD2017-99, pp. 61-66, 2018年2月. | |
| 資料番号 | VLD2017-99 | |
| 発行日 | 2018-02-21 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2017-99 |
|
| 研究会情報 | |
| 研究会 | VLD HWS |
| 開催期間 | 2018-02-28 - 2018-03-02 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2018-02-VLD-HWS |
| 本文の言語 | 日本語 |
| タイトル（和） | Full-HD 60-fps実時間オプティカルフロー推定プロセッサのアーキテクチャ設計 |
| サブタイトル（和） | |
| タイトル（英） | Architecture of Full-HD 60-fps Real-time Optical Flow Processor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | オプティカルフロー / Optical flow |
| キーワード(2)（和/英） | HOEアルゴリズム / HOE algorithm |
| キーワード(3)（和/英） | 適応制御手法 / Adaptive control method |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | マルチプロセッサ / Multiprocessor |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 神田 哲志 / Satoshi Kanda / カンダ サトシ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 今村 幸祐 / Kousuke Imamura / イマムラ コウスケ |
| 第2著者 所属（和/英） | 金沢大学 (略称： 金沢大) Kanazawa University (略称： Kanazawa Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 松田 吉雄 / Yoshio Matsuda / マツダ ヨシオ |
| 第3著者 所属（和/英） | 金沢大学 (略称： 金沢大) Kanazawa University (略称： Kanazawa Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 松村 哲哉 / Tetsuya Matsumura / マツムラ テツヤ |
| 第4著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-02-28 15:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2017-99 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.455 |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |
[研究会発表申込システムのトップページに戻る]