お知らせ 研究会の開催と会場に参加される皆様へのお願い(2021年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-02-20 11:40
kサイクルテストに基づく有限状態機械のテスト生成法
木下湧矢細川利典日大)・藤原秀雄阪学院大DC2017-81
抄録 (和) 半導体集積技術の発達に伴い,VLSIの大規模化,複雑化が急速に進んでいる.これに伴い,効率の良い順序回路のテスト生成技術が求められている.通常の時間展開モデルを用いたテスト生成は回路構造にのみ着目しているため,高い故障検出率を達成することが困難である.本論文では,有限状態機械を用いて設計されたコントローラは,リセット状態が明記され,リセット状態から到達可能な状態がすべて明記されている点に着目し,コントローラ回路を対象とした初期状態制約付きk時間展開モデル(Time expansion model with initial state constraints : TEMIS)とそのテスト生成法を提案する.実験では,多くのコントローラ回路で故障検出率100%を達成し,TetraMaxによる時間展開モデルを用いたテスト生成より高い故障検出率を得たことを示す. 
(英) Recent advances in semiconductor technologies have resulted in VLSI circuit density and complexity. As a result, efficient test generation methods are required. Since the test generation using the time expansion model focuses only on the circuit structure, it is difficult to achieve high fault coverage. In this paper, we propose Time Expansion Model with Initial State constraints (TEMIS) for the controller circuits and its test generation method. Experimental results show that our proposed method achieves 100% of fault coverage for a lot of controller circuits and they could gain higher fault coverage than TetraMax test generation using a time expansion model.
キーワード (和) 順序回路テスト生成 / 有限状態機械 / kサイクルテスト / レジスタ転送レベル / コントローラ / / /  
(英) sequential test generation / finite state machines / k-cycle testing / register transfer level / controllers / / /  
文献情報 信学技報, vol. 117, no. 444, DC2017-81, pp. 25-30, 2018年2月.
資料番号 DC2017-81 
発行日 2018-02-13 (DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2017-81

研究会情報
研究会 DC  
開催期間 2018-02-20 - 2018-02-20 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英) VLSI Design and Test, etc. 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2018-02-DC 
本文の言語 日本語 
タイトル(和) kサイクルテストに基づく有限状態機械のテスト生成法 
サブタイトル(和)  
タイトル(英) A test generation method based on k-cycle testing for finite state machines 
サブタイトル(英)  
キーワード(1)(和/英) 順序回路テスト生成 / sequential test generation  
キーワード(2)(和/英) 有限状態機械 / finite state machines  
キーワード(3)(和/英) kサイクルテスト / k-cycle testing  
キーワード(4)(和/英) レジスタ転送レベル / register transfer level  
キーワード(5)(和/英) コントローラ / controllers  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 木下 湧矢 / Yuya Kinoshita / キノシタ ユウヤ
第1著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第2著者 氏名(和/英/ヨミ) 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ
第2著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第3著者 氏名(和/英/ヨミ) 藤原 秀雄 / Hideo Fujiwara / フジワラ ヒデオ
第3著者 所属(和/英) 大阪学院大学 (略称: 阪学院大)
Osaka Gakuin University (略称: Osaka Gakuin Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2018-02-20 11:40:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-DC2017-81 
巻番号(vol) IEICE-117 
号番号(no) no.444 
ページ範囲 pp.25-30 
ページ数 IEICE-6 
発行日 IEICE-DC-2018-02-13 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会