講演抄録/キーワード |
講演名 |
2017-12-14 13:20
STRAIGHTアーキテクチャの命令形式を利用したスケジューラの提案 ○赤木晟也・入江英嗣・坂井修一(東大) CAS2017-71 ICD2017-59 CPSY2017-68 エレソ技報アーカイブへのリンク:ICD2017-59 |
抄録 |
(和) |
プロセッサのシングルスレッド性能は, プログラム中のクリティカルパス実行レイテンシを減少させ, 全体の実行時間を短縮する.シングルスレッド性能を向上させるプロセッサアーキテクチャとしてSTRAIGHTが開発されている.STRAIGHTは, オペランドを命令距離で指定するという独自の命令形式を採用しており, レジスタリネーミングを必要としない. これによって, 冗長な処理を削減して効率の良いOut-of-Order実行機構を構成できる.先行研究では, STRAIGHTは, HDL実装によって, 論理回路の実現可能性とリネーミング・ロジック分のハードウェア量の減少が確認されている. 本論文ではSTRAIGHTの命令形式を利用した, スケジューリングロジックの構成を提案する. 提案するSTRAIGHTのスケジューラは,従来のOoOのスケジューリングを行うスケジューラののエントリの一部を, InOに命令を発行するスケジューラとして分割する. この方式によってOoOのスケジューラのハードウェアを簡略化し拡張を容易にする. |
(英) |
The single thread performance of a processor supports the entire system capability by reducing the critical path latency of the program.STRAIGHT has been developed as a processor architecture to improve single thread performance.STRAIGHT has a unique instruction format of specyfying source operands by instruction distance. This removes register renaming and makes it possible to construct an efficient Out-of-Order execution mechanism.This paper proposes the configuration of the scheduling logic using the instruction format of STRAIGHT. The proposed STRAIGHT scheduler simplify its hardware by using the fact that the operand is expressed as instruction distance. |
キーワード |
(和) |
マイクロアーキテクチャ / CPU / スケジューラ / ハードウェア / / / / |
(英) |
microarchitecture / CPU / scheduler / hardware / / / / |
文献情報 |
信学技報, vol. 117, no. 345, CPSY2017-68, pp. 43-44, 2017年12月. |
資料番号 |
CPSY2017-68 |
発行日 |
2017-12-07 (CAS, ICD, CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2017-71 ICD2017-59 CPSY2017-68 エレソ技報アーカイブへのリンク:ICD2017-59 |
研究会情報 |
研究会 |
ICD CPSY CAS |
開催期間 |
2017-12-14 - 2017-12-15 |
開催地(和) |
アートホテル石垣島 |
開催地(英) |
Art Hotel Ishigakijima |
テーマ(和) |
学生・若手研究会 |
テーマ(英) |
|
講演論文情報の詳細 |
申込み研究会 |
CPSY |
会議コード |
2017-12-ICD-CPSY-CAS |
本文の言語 |
日本語(英語タイトルなし) |
タイトル(和) |
STRAIGHTアーキテクチャの命令形式を利用したスケジューラの提案 |
サブタイトル(和) |
|
タイトル(英) |
|
サブタイトル(英) |
|
キーワード(1)(和/英) |
マイクロアーキテクチャ / microarchitecture |
キーワード(2)(和/英) |
CPU / CPU |
キーワード(3)(和/英) |
スケジューラ / scheduler |
キーワード(4)(和/英) |
ハードウェア / hardware |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
赤木 晟也 / Seiya Akaki / アカキ セイヤ |
第1著者 所属(和/英) |
東京大学 (略称: 東大)
The University of Tokyo (略称: UT) |
第2著者 氏名(和/英/ヨミ) |
入江 英嗣 / Hidetsugu Irie / イリエ ヒデツグ |
第2著者 所属(和/英) |
東京大学 (略称: 東大)
The University of Tokyo (略称: UT) |
第3著者 氏名(和/英/ヨミ) |
坂井 修一 / Shuichi Sakai / サカイ シュウイチ |
第3著者 所属(和/英) |
東京大学 (略称: 東大)
The University of Tokyo (略称: UT) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2017-12-14 13:20:00 |
発表時間 |
20分 |
申込先研究会 |
CPSY |
資料番号 |
CAS2017-71, ICD2017-59, CPSY2017-68 |
巻番号(vol) |
vol.117 |
号番号(no) |
no.343(CAS), no.344(ICD), no.345(CPSY) |
ページ範囲 |
pp.43-44 |
ページ数 |
2 |
発行日 |
2017-12-07 (CAS, ICD, CPSY) |
|