電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-11-10 15:40
[招待講演]トラップ電荷起因抵抗を考慮した28nm世代混載フラッシュ向けSG-MONOS SPICEモデル
黄 俐昭宮森 充常野克己牟田哲也川嶋祥之ルネサス エレクトロニクスSDM2017-71 エレソ技報アーカイブへのリンク:SDM2017-71
抄録 (和) 28nm世代のフラッシュ混載MCUに搭載するスプリットゲート-MONOS型不揮発性メモリセル(SG-MONOSセル)の読み出し電流を表現するSPICEシミュレーション用モデルを開発した。スプリットゲート型メモリであることに起因するセレクトゲート-メモリゲート間のギャップ領域の抵抗についてTCADを用いて解析した結果、 ギャップ領域上およびその付近にトラップされる電子がギャップ領域近傍の寄生抵抗に大きく影響すること、またギャップ領域近傍における電位は選択トランジスタのチャネル電位に比べると、セレクトゲート電圧に対する依存性が弱いことが解った。この結果に基づき、少数の可変抵抗の合成によりギャップ抵抗を表現する回路シミュレーションモデルを提案する。選択ゲート電圧に対する指数関数的な依存性と、温度の上昇とともに抵抗が減少する温度依存性を上記可変抵抗に持たせることによって、微細化に伴い顕著化する寄生抵抗の影響をモデル化し、スプリットゲート-MONOS型不揮発性メモリセルの読み出し電流を精度よく表現できる回路シミュレーション用モデルを得ることができた。 
(英) A SPICE-compatible model which reproduces the read current of split-gate MONOS (SG-MONOS) non-volatile memory cell has been developed for 28nm embedded flash macro design. The gap-resistance located between select-transistor and memory-transistor has been analyzed by using TCAD. It has been found that the trapped electrons located on top of the gap and near the gap significantly affects the parasitic resistance in the gap region and its vicinity, and It has been also found that the electric potential dependence on the select-gate voltage is weak at the gap region and its vicinity. Based on the result, a spice-compatible model in which the gap-resistance is reproduced by a synthesis of variable resistance is proposed. In the model, every variable resistance is exponentially dependent on the select-gate voltage. Temperature dependence of gap-resistance is also included in the model. These model configurations make it possible to include the parasitic resistance which becomes significant in the miniaturized generation cell. The model exhibits excellent fitting accuracy on the read current of SG-MONOS.
キーワード (和) SPICE / モデル / 不揮発性メモリ / MONOS / スプリット-ゲート / フラッシュ / /  
(英) SPICE / Model / Non-volatile memory / MONOS / Split-gate / flash / /  
文献情報 信学技報, vol. 117, no. 290, SDM2017-71, pp. 53-58, 2017年11月.
資料番号 SDM2017-71 
発行日 2017-11-02 (SDM) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2017-71 エレソ技報アーカイブへのリンク:SDM2017-71

研究会情報
研究会 SDM  
開催期間 2017-11-09 - 2017-11-10 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) プロセス・デバイス・回路シミュレーションおよび一般 
テーマ(英) Process, Device, Circuit simulation, etc. 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2017-11-SDM 
本文の言語 日本語 
タイトル(和) トラップ電荷起因抵抗を考慮した28nm世代混載フラッシュ向けSG-MONOS SPICEモデル 
サブタイトル(和)  
タイトル(英) A SPICE-compatible SG-MONOS model for 28nm embedded flash macro design considering the parasitic resistance caused by trapped charges 
サブタイトル(英)  
キーワード(1)(和/英) SPICE / SPICE  
キーワード(2)(和/英) モデル / Model  
キーワード(3)(和/英) 不揮発性メモリ / Non-volatile memory  
キーワード(4)(和/英) MONOS / MONOS  
キーワード(5)(和/英) スプリット-ゲート / Split-gate  
キーワード(6)(和/英) フラッシュ / flash  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 黄 俐昭 / Risho Koh / コウ リショウ
第1著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas electronics (略称: Renesas electronics)
第2著者 氏名(和/英/ヨミ) 宮森 充 / Mitsuru Miyamori / ミヤモリ ミツル
第2著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas electronics (略称: Renesas electronics)
第3著者 氏名(和/英/ヨミ) 常野 克己 / Katsumi Tsuneno / ツネノ カツミ
第3著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas electronics (略称: Renesas electronics)
第4著者 氏名(和/英/ヨミ) 牟田 哲也 / Tetsuya Muta / ムタ テツヤ
第4著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas electronics (略称: Renesas electronics)
第5著者 氏名(和/英/ヨミ) 川嶋 祥之 / Yoshiyuki Kawashima / カワシマ ヨシユキ
第5著者 所属(和/英) ルネサス エレクトロニクス (略称: ルネサス エレクトロニクス)
Renesas electronics (略称: Renesas electronics)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2017-11-10 15:40:00 
発表時間 60 
申込先研究会 SDM 
資料番号 IEICE-SDM2017-71 
巻番号(vol) IEICE-117 
号番号(no) no.290 
ページ範囲 pp.53-58 
ページ数 IEICE-6 
発行日 IEICE-SDM-2017-11-02 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会