お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-11-07 09:25
On Avoiding Test Data Corruption by Optimal Scan Chain Grouping
Yucong ZhangStefan HolstXiaoqing WenKohei MiyaseSeiji KajiharaKIT)・Jun QianAMDVLD2017-42 DC2017-48
抄録 (和) (まだ登録されていません) 
(英) Scan shift operations cause many gates to switch simultaneously. As a result, excessive IR-drop may occur, disrupting the states of some scan flip-flops and thus corrupting test stimuli or test responses. A widely-adopted approach to solving this problem is to design multiple scan chains and shift only a group of of them at a time. This paper presents a novel scan chain grouping algorithm for reducing the probability of test data corruption caused by excessive instantaneous IR-drop on scan flip-flops. Experimental results show significant improvement of shift-power safety on all large ITC’99 benchmark circuits.
キーワード (和) / / / / / / /  
(英) scan test / shift power / LSI test / DFT / IR-drop / scan chain grouping / test data corruption / test power  
文献情報 信学技報, vol. 117, no. 274, DC2017-48, pp. 91-94, 2017年11月.
資料番号 DC2017-48 
発行日 2017-10-30 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2017-42 DC2017-48

研究会情報
研究会 VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM 
開催期間 2017-11-06 - 2017-11-08 
開催地(和) くまもと県民交流館パレア 
開催地(英) Kumamoto-Kenminkouryukan Parea 
テーマ(和) デザインガイア2017 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2017 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2017-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) On Avoiding Test Data Corruption by Optimal Scan Chain Grouping 
サブタイトル(英)  
キーワード(1)(和/英) / scan test  
キーワード(2)(和/英) / shift power  
キーワード(3)(和/英) / LSI test  
キーワード(4)(和/英) / DFT  
キーワード(5)(和/英) / IR-drop  
キーワード(6)(和/英) / scan chain grouping  
キーワード(7)(和/英) / test data corruption  
キーワード(8)(和/英) / test power  
第1著者 氏名(和/英/ヨミ) 章 御聡 / Yucong Zhang /
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第2著者 氏名(和/英/ヨミ) ホルスト シュテファン / Stefan Holst /
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第3著者 氏名(和/英/ヨミ) 温 暁青 / Xiaoqing Wen /
第3著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第4著者 氏名(和/英/ヨミ) 宮瀬 紘平 / Kohei Miyase /
第4著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第5著者 氏名(和/英/ヨミ) 梶原 誠司 / Seiji Kajihara /
第5著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第6著者 氏名(和/英/ヨミ) 銭 軍 / Jun Qian /
第6著者 所属(和/英) アドバンスド・マイクロ・デバイス (略称: AMD)
Advanced Micro Devices, Inc. (略称: AMD)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2017-11-07 09:25:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-VLD2017-42,IEICE-DC2017-48 
巻番号(vol) IEICE-117 
号番号(no) no.273(VLD), no.274(DC) 
ページ範囲 pp.91-94 
ページ数 IEICE-4 
発行日 IEICE-VLD-2017-10-30,IEICE-DC-2017-10-30 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会