電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-09-26 13:55
関数型言語における高階関数を利用した高位合成の一検討
寺岡拓也久我守弘尼崎太樹飯田全広末吉敏則熊本大RECONF2017-35
抄録 (和) FPGA(Field-Programmable Gate Array)の性能向上に伴い,プログラムの実行プラットフォームとしてFPGAが注目されている.近年では,高い抽象度でハードウェアを設計可能にする高位合成の研究が進められているが,その多くがベースとしているC/C++やSystemCなどの手続き型言語から,並列性,ハードウェア構造をコンパイラが正しく推定するのは難しい.そこで,Haskellの組込みDSL(Domain-specific Language)を設計言語とする高位合成とその際の最適な並列度を自動で探索する並列度探索プログラムを提案する.Haskellは純粋関数型言語であることから,ハードウェア設計との親和性が高い.Haskellをはじめとする関数型言語でよく使用されるmap,zipWith,reduce等の高階関数を並列デザインパターンとしてDSLに実装することで,それぞれの処理に最適化されたハードウェア記述を生成することが可能となる.並列度探索プログラムは,FPGAに実装する際にユーザが並列度を探索するよりも設計生産性を向上させるために作成した.結果として,従来のC-like言語による実装と比較して3.00倍~4.96倍の高速化を達成した.また,並列度探索プログラムを用いて演算ユニットの並列度を探索した結果と一致することも確認できた. 
(英) The growing capabilities of silicon technology and the increasing complexity of applications in recent decades have forced design methodologies and tools to raise the level of design abstraction beyond register transfer level. The most popular approach has been to develop tools that use procedual languages in a C-like language. However, coarse-grain parallelism from a C program cannot be easily extracted, hence some tools use explicitly parallel languages to design hardware. But, all these tools rely on the programmer to correctly parallelize the application and perform optimizations which often needs hardware design knowledge. In this work, we propose a high-level synthesis tool for FPGAs using DSL embedded in Haskell as the design language and search program for degree of parallelism. Haskell is a pure functional language and better fit for hardware design. We implemented higher-order functions such as map, zipWith and reduce in our DSL, which allows us to automatically extract parallelism in the design. The evaluation results show that our proposed implementation achieves 3.00 and 4.96 times speed-up in two benchmarks, array addition and summation of array, respectively, relative to a C-like language design. Moreover, we also confirme that it is consistent with the result of search program for degree of parallelism.
キーワード (和) 高位合成 / 関数型言語 / FPGA / / / / /  
(英) High-level Synthesis / Functional Language / FPGA / / / / /  
文献情報 信学技報, vol. 117, no. 221, RECONF2017-35, pp. 75-80, 2017年9月.
資料番号 RECONF2017-35 
発行日 2017-09-18 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
査読に
ついて
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.
PDFダウンロード RECONF2017-35

研究会情報
研究会 RECONF  
開催期間 2017-09-25 - 2017-09-26 
開催地(和) (株)ドワンゴ 
開催地(英) DWANGO Co., Ltd. 
テーマ(和) リコンフィギャラブルシステム、一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2017-09-RECONF 
本文の言語 日本語 
タイトル(和) 関数型言語における高階関数を利用した高位合成の一検討 
サブタイトル(和)  
タイトル(英) A case study of High-level Synthesis Using Higher-order Function on Functional Language 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / High-level Synthesis  
キーワード(2)(和/英) 関数型言語 / Functional Language  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 寺岡 拓也 / Takuya Teraoka / テラオカ タクヤ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 久我 守弘 / Morihiro Kuga / クガ モリヒロ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第5著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2017-09-26 13:55:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2017-35 
巻番号(vol) IEICE-117 
号番号(no) no.221 
ページ範囲 pp.75-80 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2017-09-18 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会