講演抄録/キーワード |
講演名 |
2017-07-27 10:45
高次数イジングネットワークの時分割処理方式の検討 ○山本佳生・熊澤輝顕・池辺将之・浅井哲也・本村真人・高前田伸也(北大) CPSY2017-24 |
抄録 |
(和) |
ポストムーア時代に向けて非ノイマン型のアーキテクチャが広く研究されている。
そのうちのひとつにイジングモデルの基底状態を探索するアニーリング計算機がある。
イジングモデルの基底状態探索問題は、組合せ最適化問題の最小エネルギーの探索問題に置き換えることで、組合せ最適化問題を解くことが可能となる。
既存イジング計算機は、規則的なトポロジーを持つため、不規則なネットワークを持つ問題に対しては、埋め込み処理を行う必要がある。
埋め込み処理では、ハードウェアのスピンの接続数を超えるノードを始めとするそのままでは埋め込み不可能な問題に対しては、スピンを複製することで仮想的に接続を増やすことで埋め込みを行う。
しかし、複製されたスピン間に新たな相互作用を生じさせる必要があり、その相互作用が解精度に影響を与えるという問題がある。
本研究では、時分割処理機構を用いて、複製ノード間に新たな相互作用を生じさせることを回避することで、
解精度の向上を目指す。 |
(英) |
|
キーワード |
(和) |
FPGA / イジングモデル / CMOSアニーリング / 組み合わせ最適化問題 / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 117, no. 153, CPSY2017-24, pp. 83-88, 2017年7月. |
資料番号 |
CPSY2017-24 |
発行日 |
2017-07-19 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2017-24 |