講演抄録/キーワード |
講演名 |
2017-06-19 11:00
粒度選択型再構成可能アーキテクチャSGRAとその設計自動化 ○小池良介・今川隆司(立命館大)・大巻 ロベルト 裕治(シンセシス)・越智裕之(立命館大) CAS2017-5 VLD2017-8 SIP2017-29 MSS2017-5 |
抄録 |
(和) |
本論文では,再構成可能デバイスの各演算ブロック毎に細粒度と粗粒度の演算器を選択可能にした粒度選択型再構成可能アーキテクチャ(Selectable Grained Reconfigurable rchitecture, SGRA)を提案する.細粒度専用と粗粒度専用の演算ブロックが一定の比率および配置で作り込まれた粒度混合再構成可能アーキテクチャ(Mixed Grained Reconfigurable Architecture, MGRA)と比べ, 論理素子の割当てや配置の自由度が高く, 実装効率の向上が期待できる. また本研究では, VTR (Verilog-to-Routing) をカスタマイズしてSGRA向けの設計自動化フローを構築した. 実験の結果, SGRAはMGRAに対してアプリケーション回路の実装面積を平均で13%改善できることが確認された. |
(英) |
In this paper, we describe a Selectable Grained Reconfigurable Architecture (SGRA) in which each Configurable Logic Block can be configured to operate in either fine-grained or coarse-grained mode. Compared with the Mixed Grained Reconfigurable Architecture (MGRA), which has a fixed ratio of fine- and coarse-grained operation blocks and a heterogeneous floorplan, SGRA offers greater flexibility in the mapping and placement of functional units, thus reducing wasted wiring and improving the critical path delay. We also present an automated design flow for SGRA that is developed by customizing the Verilog-to-Routing (VTR) platform. Experimental results demonstrate that SGRA achieves, on average, a 13% reduction in circuit area over MGRA. |
キーワード |
(和) |
FPGA アーキテクチャ / ホモジニアスアレイ / サブグラフマッチング法によるテクノロジマッピング / / / / / |
(英) |
FPGA architecture / Homogeneous array / Technology-mapping using subgraph matching method / / / / / |
文献情報 |
信学技報, vol. 117, no. 97, VLD2017-8, pp. 25-30, 2017年6月. |
資料番号 |
VLD2017-8 |
発行日 |
2017-06-12 (CAS, VLD, SIP, MSS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2017-5 VLD2017-8 SIP2017-29 MSS2017-5 |
研究会情報 |
研究会 |
SIP CAS MSS VLD |
開催期間 |
2017-06-19 - 2017-06-20 |
開催地(和) |
新潟大学五十嵐キャンパス 中央図書館ライブラリーホール |
開催地(英) |
Niigata University, Ikarashi Campus |
テーマ(和) |
システムと信号処理および一般 |
テーマ(英) |
|
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2017-06-SIP-CAS-MSS-VLD |
本文の言語 |
英語(日本語タイトルあり) |
タイトル(和) |
粒度選択型再構成可能アーキテクチャSGRAとその設計自動化 |
サブタイトル(和) |
|
タイトル(英) |
Selectable Grained Reconfigurable Architecture (SGRA) and Its Design Automation |
サブタイトル(英) |
|
キーワード(1)(和/英) |
FPGA アーキテクチャ / FPGA architecture |
キーワード(2)(和/英) |
ホモジニアスアレイ / Homogeneous array |
キーワード(3)(和/英) |
サブグラフマッチング法によるテクノロジマッピング / Technology-mapping using subgraph matching method |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
小池 良介 / Ryosuke Koike / コイケ リョウスケ |
第1著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第2著者 氏名(和/英/ヨミ) |
今川 隆司 / Takashi Imagawa / イマガワ タカシ |
第2著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第3著者 氏名(和/英/ヨミ) |
大巻 ロベルト 裕治 / Roberto Yusi Omaki / オオマキ ロベルト ユウシ |
第3著者 所属(和/英) |
株式会社シンセシス (略称: シンセシス)
Synthesis Corporation (略称: Synthesis) |
第4著者 氏名(和/英/ヨミ) |
越智 裕之 / Hiroyuki Ochi / オチ ヒロユキ |
第4著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2017-06-19 11:00:00 |
発表時間 |
20分 |
申込先研究会 |
VLD |
資料番号 |
CAS2017-5, VLD2017-8, SIP2017-29, MSS2017-5 |
巻番号(vol) |
vol.117 |
号番号(no) |
no.96(CAS), no.97(VLD), no.98(SIP), no.99(MSS) |
ページ範囲 |
pp.25-30 |
ページ数 |
6 |
発行日 |
2017-06-12 (CAS, VLD, SIP, MSS) |
|