お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-05-24 10:15
劣化検出のための短周期テストパタンを用いた決定論的パス遅延測定法
加藤健太郎森 祐海鶴岡高専CPSY2017-12 DC2017-12
抄録 (和) 短周期テストパタンは決め打ちしたパスを短い時間間隔で連続して活性化することができる.この特性を用いて,可変クロックを用いたスキャンベースのパス遅延測定へ応用することにより,測定時間の短縮を実現することができる.本論文では,SoCの出荷後の劣化検出のための短周期テストパタンを用いた決定論的パス遅延測定法を提案する.短周期テストパタンを適用することにより,スキャンベースのパス遅延測定に必要な測定パスの連続活性化に要する時間を削減することができ,オンラインパス遅延測定に要する時間を削減することが可能となる.またパス活性化に加えて,セグメント活性化による遅延測定を導入することにより検出率を向上される.シミュレーション実験により測定時間が従来法の1.62%に削減され,面積オーバヘッドが1.9%となることを確認した. 
(英) hort cycle test pattern can sensitize target paths deterministically and periodically in short interval. It is useful to apply the short cycle test pattern for accelerate scan-based online delay measurement. This paper presents a deterministic scan-based online delay measurement using short cycle test pattern for keeping reliability after shipment. Applying short cycle test pattern to scan-based online delay measurement drastically reduces the time required for iterative path sensitizations. Introducing segment delay measurement improves the coverage. Simulation results shows that the measurement time of the proposed method is 1.62 % of the conventional scan-based approach. The area overhead is 1.9 %.
キーワード (和) 短周期テストパタン / 劣化検出 / 決定論的パス遅延測定 / クロック位相制御 / / / /  
(英) Short Cycle Test Pattern / Aging Detection / Deterministic Path Delay Measurement / Clock Phase Control / / / /  
文献情報 信学技報, vol. 117, no. 45, DC2017-12, pp. 69-74, 2017年5月.
資料番号 DC2017-12 
発行日 2017-05-15 (CPSY, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2017-12 DC2017-12

研究会情報
研究会 RECONF CPSY DC IPSJ-ARC  
開催期間 2017-05-22 - 2017-05-24 
開催地(和) 登別温泉第一滝本館 
開催地(英) Noboribetsu-Onsen Dai-ichi-Takimoto-Kan 
テーマ(和) HotSPA2017: リコンフィギャラブルシステム・ディペンダブルコンピューティングシステムおよび一般 
テーマ(英) HotSPA2017: Reconfigurable System, Dependable Computing System, and General Topics 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2017-05-RECONF-CPSY-DC-ARC 
本文の言語 日本語 
タイトル(和) 劣化検出のための短周期テストパタンを用いた決定論的パス遅延測定法 
サブタイトル(和)  
タイトル(英) Deterministic Path Delay Measurement Using Short Cycle Test Pattern for Aging Detection 
サブタイトル(英)  
キーワード(1)(和/英) 短周期テストパタン / Short Cycle Test Pattern  
キーワード(2)(和/英) 劣化検出 / Aging Detection  
キーワード(3)(和/英) 決定論的パス遅延測定 / Deterministic Path Delay Measurement  
キーワード(4)(和/英) クロック位相制御 / Clock Phase Control  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 加藤 健太郎 / Kentaro Kato / カトウ ケンタロウ
第1著者 所属(和/英) 鶴岡工業高等専門学校 (略称: 鶴岡高専)
National Institute of Technolgoy, Tsuruoka College (略称: NIT)
第2著者 氏名(和/英/ヨミ) 森 祐海 / Umi Mori / モリ ウミ
第2著者 所属(和/英) 鶴岡工業高等専門学校 (略称: 鶴岡高専)
National Institute of Technolgoy, Tsuruoka College (略称: NIT)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-05-24 10:15:00 
発表時間 20分 
申込先研究会 DC 
資料番号 CPSY2017-12, DC2017-12 
巻番号(vol) vol.117 
号番号(no) no.44(CPSY), no.45(DC) 
ページ範囲 pp.69-74 
ページ数
発行日 2017-05-15 (CPSY, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会