| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-03-03 09:00 演算の移動度に基づいた束データ方式による非同期式回路の電力最適化手法の評価 ○保坂隼也・齋藤 寛（会津大）  VLD2016-122 |
|
| 抄録 | （和） | 本稿では，演算の移動度に基づいた束データ方式による非同期式回路の動的消費電力最適化手法を提案する．提案手法は，レイテンシ制約より計算した演算の移動度の下，消費電力が大きい演算の実行時間を遅くし，逆に消費電力が小さい演算の実行時間を早くするよう各演算を実行するデータパス対して最大遅延制約を生成する．生成した最大遅延制約を用いて回路を合成することで，回路全体の動的消費電力の削減を試みる．実験では，3 つのベンチマークに提案手法を適用し，面積，実行時間，動的消費電力，および消費エネルギーを評価した．また，同期式回路と整数線形計画法を用いた手法と比較を行った．実験の結果，同期式回路と比較して最大で約44.8%，平均で約12.5%の動的消費電力を，最大で約41.6%，平均で約10.1%の消費エネルギーを削減することができた． |
| （英） | In this paper, we propose a dynamic power optimization for asynchronous circuits with bundled-data implementation based on the mobility of operations. The proposed method relaxes the execution time of operations which consume more power while it tightens the execution time of operations which consume less power by applying maximum delay constraints under a given latency constraint. In the experiment, we applied the proposed method to three benchmarks to evaluate area, execution time, dynamic power, and energy. We also compared with synchronous circuits and a method using integer linear programming. As a result, we could reduce dynamic power about 44.8% at the maximum, 12.5% at the average, and we could reduce energy about 41.6% at the maximum, 10.1% at the average. | |
| キーワード | （和） | VLSI / ASIC / 動的消費電力 / 最適化 / 移動度 / / / |
| （英） | VLSI / ASIC / Dynamic Power / Optimization / Mobility / / / | |
| 文献情報 | 信学技報, vol. 116, no. 478, VLD2016-122, pp. 109-114, 2017年3月. | |
| 資料番号 | VLD2016-122 | |
| 発行日 | 2017-02-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-122 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2017-03-01 - 2017-03-03 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 演算の移動度に基づいた束データ方式による非同期式回路の電力最適化手法の評価 |
| サブタイトル（和） | |
| タイトル（英） | Dynamic Power Optimization for Asynchronous Circuits with Bundled-data Implementation based on the Mobility of Operations |
| サブタイトル（英） | |
| キーワード(1)（和/英） | VLSI / VLSI |
| キーワード(2)（和/英） | ASIC / ASIC |
| キーワード(3)（和/英） | 動的消費電力 / Dynamic Power |
| キーワード(4)（和/英） | 最適化 / Optimization |
| キーワード(5)（和/英） | 移動度 / Mobility |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 保坂 隼也 / Shunya Hosaka / ホサカ シュンヤ |
| 第1著者 所属（和/英） | 会津大学大学院 (略称： 会津大) University of Aizu (略称： Aizu Univ) |
| 第2著者 氏名（和/英/ヨミ） | 齋藤 寛 / Hiroshi Saito / サイトウ ヒロシ |
| 第2著者 所属（和/英） | 会津大学大学院 (略称： 会津大) University of Aizu (略称： Aizu Univ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-03-03 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-122 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.478 |
| ページ範囲 | pp.109-114 |
| ページ数 | 6 |
| 発行日 | 2017-02-22 (VLD) |
[研究会発表申込システムのトップページに戻る]