| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-03-02 11:45 単層プリント基板における目標等長配線を実現するための部分配線修正手法 ○杉原 舜・佐藤真平・高橋篤司（東工大）  VLD2016-114 |
|
| 抄録 | （和） | プリント基板における各ネットの配線は遅延やノイズなどの要求を満たすため、 それぞれ目標とする配線長を達成する必要がある。 近年、各ネットの目標配線長を達成するため様々な配線手法が提案され、 良い配線結果が得られているが誤差を持つ配線が残っている。 そこで本研究では、誤差配線以外の配線長を変えず配線経路を変更し、 誤差配線の配線長を修正することで目標配線長を達成する配線修正手法を提案する。 計算機実験において，誤差平均や最悪誤差を評価し，提案手法はネット数が少ない配線パターンにおいて誤差をほぼなくすことができた． |
| （英） | In printed circuit board, to meet requirements such as delay and noise, routing of each net is necessary to achieve its target length. In recent years, various routing methods have been proposed to achieve the target length of each net, and good routing results are obtained, but a net with error remains. In this work, a route modification method to achieve the target length by correcting the wire length of error net without changing the wire length of the other nets is proposed. From the experiments, we found that our proposed method corrects almost all of errors in the case of a pattern which the number of nets is not so much. |
|
| キーワード | （和） | プリント基板 / 一層 / 配線修正 / / / / / |
| （英） | printed circuit board / single layer / route modification / / / / / | |
| 文献情報 | 信学技報, vol. 116, no. 478, VLD2016-114, pp. 73-78, 2017年3月. | |
| 資料番号 | VLD2016-114 | |
| 発行日 | 2017-02-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-114 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2017-03-01 - 2017-03-03 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 単層プリント基板における目標等長配線を実現するための部分配線修正手法 |
| サブタイトル（和） | |
| タイトル（英） | Partial Route Modification Method to Realize Target Equi-length on Single Layer PCB Routing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | プリント基板 / printed circuit board |
| キーワード(2)（和/英） | 一層 / single layer |
| キーワード(3)（和/英） | 配線修正 / route modification |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 杉原 舜 / Shun Sugihara / スギハラ シュン |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 佐藤 真平 / Shimpei Sato / サトウ シンペイ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-03-02 11:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-114 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.478 |
| ページ範囲 | pp.73-78 |
| ページ数 | 6 |
| 発行日 | 2017-02-22 (VLD) |
[研究会発表申込システムのトップページに戻る]