| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-03-01 15:55 ニューラルネットワークにもとづく概算回路設計手法 ○川村一志・柳澤政生・戸川 望（早大）  VLD2016-106 |
|
| 抄録 | （和） | 近年，Approximate Computingを活用した概算回路設計に関する研究が盛んに進められ，画像処理・信号処理分野への応用が期待されている． 本稿では，ニューラルネットワークにもとづく概算回路設計手法を提案し，その有効性を評価する． ニューラルネットワークにもとづく概算回路設計では，アプリケーションに含まれる複雑な関数を単純なニューラルネットワークに置換することで高性能な概算回路を合成する． ネットワークを極めて単純な構造にするため，本稿では4つの実装方式を提案する． 提案手法を用いてエッジ検出回路を構築したところ，正確な回路に比べて4%程度の精度低下で最大3倍の速度向上を達成した． |
| （英） | This paper proposes a design technique for approximate circuits based on artificial neural network, and then evaluates the validity of our technique. In the process of circuit design, complex functions are replaced with simple neural networks so that high-performance approximate circuits can be synthesized. Our four methods to implement a neural network enable us to simplify its structure. In our experiments, which synthesize approximate circuits of an edge detection algorithm, the maximum speedup of $3times$ can be achieved with quality loss of 4%. |
|
| キーワード | （和） | 概算 / 概算回路 / ニューラルネットワーク / FPGA / 高位合成 / / / |
| （英） | Approximate Computing / Approximate Circuit / Artificial Neural Network / FPGA / High-level Synthesis / / / | |
| 文献情報 | 信学技報, vol. 116, no. 478, VLD2016-106, pp. 25-30, 2017年3月. | |
| 資料番号 | VLD2016-106 | |
| 発行日 | 2017-02-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-106 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2017-03-01 - 2017-03-03 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | ニューラルネットワークにもとづく概算回路設計手法 |
| サブタイトル（和） | |
| タイトル（英） | A Design Technique for Approximate Circuits based on Artificial Neural Network |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 概算 / Approximate Computing |
| キーワード(2)（和/英） | 概算回路 / Approximate Circuit |
| キーワード(3)（和/英） | ニューラルネットワーク / Artificial Neural Network |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | 高位合成 / High-level Synthesis |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川村 一志 / Kazushi Kawamura / カワムラ カズシ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-03-01 15:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-106 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.478 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2017-02-22 (VLD) |
[研究会発表申込システムのトップページに戻る]