お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-03-01 14:00
不揮発性キャッシュの細粒度パワーゲーティングとMTJ記憶領域の動的選択制御
榎戸将太宇佐美公良芝浦工大VLD2016-102
抄録 (和) 不揮発性素子MTJをSRAMに組み込み、キャッシュに適用して、データを保持しつつリーク電力を低減させる不揮発性パワーゲーティング(PG)という技術がある。しかし、PGによるキャッシュミスの増加や、データ書き込みによる消費エネルギーの増大が指摘されている。本研究では、PGと不揮発性SRAMの記憶領域を動的に制御する手法を提案する。MIPSアーキテクチャの32ビットCPUを対象として制御回路を設計し評価した結果、提案手法では研究対象となるCPUチップ(Geyser-3)の通常動作と比較し、最大43%のリークエネルギーを削減可能であることがわかった。また、既存研究で提案された静的制御による手法と比較し、PGによる消費エネルギー増加量を最大84%削減した。 
(英) Non-volatile Power Gating(NVPG) is a technique to power gate memory elements to reduce leakage power while keeping the stored data. To realize this, a non-volatile element such as MTJ is incorporated into a SRAM memory cell and the data in SRAM is written to MTJ before the power off. When applying NVPG to cache in CPU, it is effective to apply it partially by selecting cache lines because energy overhead of writing to MTJ is very large. However, cache lines whose data are not stored into MTJ cause cache miss if they are accessed after PG. This incurs energy consumption by accessing the main memory. In this research, we propose a method to PG of Non-volatile cache and dynamic selection control for storing cache lines. As a result of design and implementation of control circuit for 32 bit CPU based on the MIPS architecture, the proposed method reduces leakage energy by 43% at maximum, compared to the normal circuit operation of the CPU. In addition, it reduces the energy consumption increase by PG by 84% at maximum, compared to the static control method proposed in previous research.
キーワード (和) キャッシュ / MTJ / パワーゲーティング / 低消費電力 / / / /  
(英) Cache / MTJ / Power-Gating / Low-power / / / /  
文献情報 信学技報, vol. 116, no. 478, VLD2016-102, pp. 1-6, 2017年3月.
資料番号 VLD2016-102 
発行日 2017-02-22 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2016-102

研究会情報
研究会 VLD  
開催期間 2017-03-01 - 2017-03-03 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2017-03-VLD 
本文の言語 日本語 
タイトル(和) 不揮発性キャッシュの細粒度パワーゲーティングとMTJ記憶領域の動的選択制御 
サブタイトル(和)  
タイトル(英) Fine-Grain Power Gating of MTJ-based Non-volatile Cache and Dynamic Selection Control for Storing Cache Lines 
サブタイトル(英)  
キーワード(1)(和/英) キャッシュ / Cache  
キーワード(2)(和/英) MTJ / MTJ  
キーワード(3)(和/英) パワーゲーティング / Power-Gating  
キーワード(4)(和/英) 低消費電力 / Low-power  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 榎戸 将太 / Shota Enokido / エノキド ショウタ
第1著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第2著者 氏名(和/英/ヨミ) 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ
第2著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-03-01 14:00:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2016-102 
巻番号(vol) vol.116 
号番号(no) no.478 
ページ範囲 pp.1-6 
ページ数
発行日 2017-02-22 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会