お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-01-30 10:00
[招待講演]等電子トラップ技術によるオン電流増大に伴う相補型トンネルトランジスタ回路の性能向上
森 貴洋浅井栄大服部淳一福田浩一大塚慎太郎森田行則大内真一更田裕司右田真司水林 亘太田裕之松川 貴産総研SDM2016-130 エレソ技報アーカイブへのリンク:SDM2016-130
抄録 (和) 我々は等電子トラップ(IET)技術を用いて,シリコントンネルトランジスタ(TFET)による相補的回路の性能を改善した.IET技術は,P-TFETで5倍,N-TFETで2倍のオン電流増大を実現した.それに伴い,インバータの性能が向上した.さらに,相補型TFETインバータを用いたリングオシレータ(RO)回路の動作を初めて実証した.IET-TFETを用いたRO回路は,IET非導入の回路よりも高い動作周波数を示した. IET技術は,Si-TFETを用いて相補型回路を実現するためのブレークスルーとなる可能性を持つ. 
(英) We improved the performance of a complementary circuit comprising Si-based tunnel field-effect transistors (TFETs) by using isoelectronic trap (IET) technology. IET technology was found to increase the ON current (ION) 5 times in P-TFETs and 2 times in N-TFETs. The ION enhancement improved the inverter performance. In addition, ring oscillator (RO) circuit operation with the complementary TFET inverters was experimentally demonstrated for the first time. The RO circuit with IET-TFETs exhibited a higher operation frequency than that with conventional TFETs. IET technology provides a breakthrough towards realizing complementary circuits with Si-TFETs.
キーワード (和) トンネルトランジスタ / 等電子トラップ / 相補型集積回路 / / / / /  
(英) Tunnel Field-Effect Transistor / Isoelectronic Trap / Complementary Integrated Circuit / / / / /  
文献情報 信学技報, vol. 116, no. 448, SDM2016-130, pp. 1-4, 2017年1月.
資料番号 SDM2016-130 
発行日 2017-01-23 (SDM) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2016-130 エレソ技報アーカイブへのリンク:SDM2016-130

研究会情報
研究会 SDM  
開催期間 2017-01-30 - 2017-01-30 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) 先端CMOSデバイス・ プロセス技術(IEDM特集) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2017-01-SDM 
本文の言語 日本語 
タイトル(和) 等電子トラップ技術によるオン電流増大に伴う相補型トンネルトランジスタ回路の性能向上 
サブタイトル(和)  
タイトル(英) Demonstrating Performance Improvement of Complementary TFET Circuits by ION Enhancement Based on Isoelectronic Trap Technology 
サブタイトル(英)  
キーワード(1)(和/英) トンネルトランジスタ / Tunnel Field-Effect Transistor  
キーワード(2)(和/英) 等電子トラップ / Isoelectronic Trap  
キーワード(3)(和/英) 相補型集積回路 / Complementary Integrated Circuit  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 森 貴洋 / Takahiro Mori / モリ タカヒロ
第1著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第2著者 氏名(和/英/ヨミ) 浅井 栄大 / Hidehiro Asai / アサイ ヒデヒロ
第2著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第3著者 氏名(和/英/ヨミ) 服部 淳一 / Junichi Hattori / ハットリ ジュンイチ
第3著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第4著者 氏名(和/英/ヨミ) 福田 浩一 / Koichi Fukuda / フクダ コウイチ
第4著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第5著者 氏名(和/英/ヨミ) 大塚 慎太郎 / Shintaro Otsuka / オオツカ シンタロウ
第5著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第6著者 氏名(和/英/ヨミ) 森田 行則 / Yukinori Morita / モリタ ユキノリ
第6著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第7著者 氏名(和/英/ヨミ) 大内 真一 / Shin-ichi O'uchi / オオウチ シンイチ
第7著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第8著者 氏名(和/英/ヨミ) 更田 裕司 / Hiroshi Fuketa / フケタ ヒロシ
第8著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第9著者 氏名(和/英/ヨミ) 右田 真司 / Shinji Migita / ミギタ シンジ
第9著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第10著者 氏名(和/英/ヨミ) 水林 亘 / Wataru Mizubayashi / ミズバヤシ ワタル
第10著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第11著者 氏名(和/英/ヨミ) 太田 裕之 / Hiroyuki Ota / オオタ ヒロユキ
第11著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第12著者 氏名(和/英/ヨミ) 松川 貴 / Takashi Matuskawa / マツカワ タカシ
第12著者 所属(和/英) 産業技術総合研究所 (略称: 産総研)
National Institute of Advanced Industrial Science and Technology (略称: ANational Institute of Advanced Industrial ScieIST)
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-01-30 10:00:00 
発表時間 30分 
申込先研究会 SDM 
資料番号 SDM2016-130 
巻番号(vol) vol.116 
号番号(no) no.448 
ページ範囲 pp.1-4 
ページ数
発行日 2017-01-23 (SDM) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会