電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-01-23 15:45
マルチノードFPGAによるストリームデータ分散結合処理
多田昂介川原尚人吉見真聡策力木格吉永 努電通大
技報オンラインサービス実施中
抄録 (和) 本研究報告では,ストリームデータの結合処理を行うHandshake JoinのFPGAアクセラレータをマルチノードに拡張する手法を提案し,その性能評価を報告する.
マルチノード拡張は,データ通信の2つの工夫によって実現する. FPGA上に複数のJoin Coreを実装すると共に,
FPGAボード上のDRAMを介してFPGA間でJoin Coreを接続する仕組みを導入する.また,データ通信と結合演算をオーバラップすることで,通信に要するオーバヘッド
を隠蔽する.これらのデータ配布方法の工夫により,単一の FPGA では実装できなかった大きなウインドウサイズの結合演算が可能となる.
最大16ノードでの性能評価の結果,マルチノードに拡張した場合においても,結合演算のスループットが維持されるとともに,並列化効果が得られることが確認された. 
(英) This paper proposes an FPGA-based Handshake join acceleration using multiple-FPGA boards.
The proposed multi-node extension devises two ideas.
Firstly, join cores implemented on each FPGA are interconnected via DRAM on the FPGA boards.
Secondly, join operation is overlapped with data transmission between FPGAs in order to hide communication latency.
The proposed architecture performs Handshake join algorithm well on mul-tiple FPGA boards,
and a window size can be expanded linearly as the number of FPGAs.
Our experiments up to 16 FPGA nodes show that the proposed implementation can handle considerably high input tuple rates,
especially at low match rates, without degrading performance even for a large window size.
キーワード (和) FPGA / ストリームデータ処理 / ウィンドウ・ジョイン / Handshake Join / / / /  
(英) FPGA / Stream Data Processing / Window Join Operator / Handshake Join / / / /  
文献情報 信学技報, vol. 116, no. 416, CPSY2016-112, pp. 37-42, 2017年1月.
資料番号 CPSY2016-112 
発行日 2017-01-16 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 CPSY RECONF VLD IPSJ-SLDM IPSJ-ARC  
開催期間 2017-01-23 - 2017-01-25 
開催地(和) 慶大日吉キャンパス 
開催地(英) Hiyoshi Campus, Keio Univ. 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2017-01-CPSY-RECONF-VLD-SLDM-ARC 
本文の言語 日本語 
タイトル(和) マルチノードFPGAによるストリームデータ分散結合処理 
サブタイトル(和)  
タイトル(英) Distributed Handshake-Join Processing for Stream Data on Multiple FPGA Nodes 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) ストリームデータ処理 / Stream Data Processing  
キーワード(3)(和/英) ウィンドウ・ジョイン / Window Join Operator  
キーワード(4)(和/英) Handshake Join / Handshake Join  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 多田 昂介 / Kousuke Tada / タダ コウスケ
第1著者 所属(和/英) 電気通信大学 (略称: 電通大)
University of Electro-Communications (略称: UEC)
第2著者 氏名(和/英/ヨミ) 川原 尚人 / Naoto Kawahara / カワハラ ナオト
第2著者 所属(和/英) 電気通信大学 (略称: 電通大)
University of Electro-Communications (略称: UEC)
第3著者 氏名(和/英/ヨミ) 吉見 真聡 / Masato Yoshimi / ヨシミ マサト
第3著者 所属(和/英) 電気通信大学 (略称: 電通大)
University of Electro-Communications (略称: UEC)
第4著者 氏名(和/英/ヨミ) 策力 木格 / Celimuge, Wu. / チリ ムゲ
第4著者 所属(和/英) 電気通信大学 (略称: 電通大)
University of Electro-Communications (略称: UEC)
第5著者 氏名(和/英/ヨミ) 吉永 努 / Tsutomu Yoshinaga / ヨシナガ ツトム
第5著者 所属(和/英) 電気通信大学 (略称: 電通大)
University of Electro-Communications (略称: UEC)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2017-01-23 15:45:00 
発表時間 25 
申込先研究会 CPSY 
資料番号 IEICE-VLD2016-76,IEICE-CPSY2016-112,IEICE-RECONF2016-57 
巻番号(vol) IEICE-116 
号番号(no) no.415(VLD), no.416(CPSY), no.417(RECONF) 
ページ範囲 pp.37-42 
ページ数 IEICE-6 
発行日 IEICE-VLD-2017-01-16,IEICE-CPSY-2017-01-16,IEICE-RECONF-2017-01-16 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会