お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2016-12-15 15:30
[ポスター講演]ナイーブベイズ分類器を用いた動的分岐予測器の設計と評価
肥田 格高前田伸也池辺将之本村真人浅井哲也北大ICD2016-60 CPSY2016-66 エレソ技報アーカイブへのリンク:ICD2016-60
抄録 (和) 分岐予測器の予測精度は,マイクロプロセッサの電力効率を左右する主要因の一つである.本研究では,統計的機械学習を利用した識別器として知られるナイーブベイズ分類器を,RISCプロセッサの分岐予測器に適用した.設計した分岐予測器および静的分岐予測器,単純パーセプトロン分岐予測器について予測精度をシミュレーションすると,ほとんどのベンチマークにおいて,ナイーブベイズ分岐予測器が最高の精度を示した.また,シミュレーション結果から消費電力を計算すると,予測精度が向上したことでメモリへのアクセス頻度が低減され,電力効率が向上される見積もりを得た. 
(英) In this paper, we propose a Bayesian branch prediction circuit consisting of an instruction-feature extractor and a naive Bayes classifier (NBC). Its purpose is to replace conventional branch predictors in modern pipelined RISC microprocessors. The proposed circuit is based on the conventional neural branch predictor; however, the linear classifier circuit is replaced by the proposed NBC circuit. Implementing approximate Bayesian computation and its highly-parallel architectures, the NBC circuit completes branch prediction within 2 clock cycles per instruction, and is this suitable for implementation on standard pipelined microprocessors.
キーワード (和) マイクロプロセッサ / 低消費電力 / アーキテクチャ / 動的分岐予測 / ナイーブベイズ / / /  
(英) energy-efficient / microprocessor / dynamic branch prediction / low-power architecture / naive Bayes classifier / / /  
文献情報 信学技報, vol. 116, no. 365, CPSY2016-66, pp. 39-39, 2016年12月.
資料番号 CPSY2016-66 
発行日 2016-12-08 (ICD, CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2016-60 CPSY2016-66 エレソ技報アーカイブへのリンク:ICD2016-60

研究会情報
研究会 ICD CPSY  
開催期間 2016-12-15 - 2016-12-16 
開催地(和) 東京工業大学 
開催地(英) Tokyo Institute of Technology 
テーマ(和) 学生・若手研究会 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2016-12-ICD-CPSY 
本文の言語 日本語(英語タイトルなし) 
タイトル(和) ナイーブベイズ分類器を用いた動的分岐予測器の設計と評価 
サブタイトル(和)  
タイトル(英)  
サブタイトル(英)  
キーワード(1)(和/英) マイクロプロセッサ / energy-efficient  
キーワード(2)(和/英) 低消費電力 / microprocessor  
キーワード(3)(和/英) アーキテクチャ / dynamic branch prediction  
キーワード(4)(和/英) 動的分岐予測 / low-power architecture  
キーワード(5)(和/英) ナイーブベイズ / naive Bayes classifier  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 肥田 格 / Itaru Hida / ヒダ イタル
第1著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第2著者 氏名(和/英/ヨミ) 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ
第2著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第3著者 氏名(和/英/ヨミ) 池辺 将之 / Masayuki Ikebe / イケベ マサユキ
第3著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第4著者 氏名(和/英/ヨミ) 本村 真人 / Masato Motomura / モトムラ マサト
第4著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第5著者 氏名(和/英/ヨミ) 浅井 哲也 / Tetsuya Asai / アサイ テツヤ
第5著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2016-12-15 15:30:00 
発表時間 120分 
申込先研究会 CPSY 
資料番号 ICD2016-60, CPSY2016-66 
巻番号(vol) vol.116 
号番号(no) no.364(ICD), no.365(CPSY) 
ページ範囲 p.39 
ページ数
発行日 2016-12-08 (ICD, CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会