| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-12-15 15:45 アプリケーションごとの遅延要求に応えるパケットスケジューラのハードウェアの設計と実装 ○小林克志（東大）  IA2016-68 |
|
| 抄録 | （和） | 現在のインターネットにはネットワーク遅延を取り扱う枠組みはなく、大きなネットワーク遅延は対話性が重視されるネットワークサービスで体感品質の悪化といった問題を引き起こしている。 我々はアプリケーション毎の多様なネットワーク遅延要求をサポートするネットワーク方式として Latency AWare InterNet (LAWIN) を提案してきた。 本稿では LAWIN に必要なパケットスケジューラとして、パケット毎に異なる遅延要求を満たしつつ既存トラフィックへの影響を抑えた、Earliest Deadline First (EDF)派生スケジューラの FPGA 設計とその実装を示す。 さらに、今後の広帯域化にむけた現状のパケットスケジューラの実装上の問題点を示す。 |
| （英） | Since the exiting Internet lacks a network latency support, large network latencies cause problems degrading customer experience, such on interactive network applications. We have proposed Latency AWare InterNet (LAWIN) network architecture which satisfies various latency requirements from different applications. In this paper, we present the design and implementation of FPGA based packet scheduler which is a EDF derivative one to satisfy per packet latency requirement and to minimize impacts to existing traffic. We also discuss the implementation issues of packet schedulers for future network bandwidth growth. |
|
| キーワード | （和） | インターネット / パケットスケジューラ / / / / / / |
| （英） | Internet / Packet Scheduler / / / / / / | |
| 文献情報 | 信学技報, vol. 116, no. 362, IA2016-68, pp. 29-34, 2016年12月. | |
| 資料番号 | IA2016-68 | |
| 発行日 | 2016-12-08 (IA) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | IA2016-68 |
|
| 研究会情報 | |
| 研究会 | IA IN |
| 開催期間 | 2016-12-15 - 2016-12-16 |
| 開催地（和） | 広島市立大学 講堂小ホール |
| 開催地（英） | Hiroshima city university |
| テーマ（和） | 性能評価とシミュレーション、信頼性技術、スループットやトラヒックの計測、品質(QoS)制御、輻輳制御、トラヒック・フロー制御、オーバーレイネットワーク・P2P、IPv6 、マルチキャスト、ルーティング、DDoS及び一般 |
| テーマ（英） | Performance Analysis and Simulation, Robustness, Traffic and Throughput Measurement, Quality of Service (QoS) Control, Congestion Control, Overlay Network/P2P, IPv6, Multicast, Routing, DDoS, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | IA |
| 会議コード | 2016-12-IA-IN |
| 本文の言語 | 日本語 |
| タイトル（和） | アプリケーションごとの遅延要求に応えるパケットスケジューラのハードウェアの設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of FPGA based packet scheduler to satisfy latency requirements of applications |
| サブタイトル（英） | |
| キーワード(1)（和/英） | インターネット / Internet |
| キーワード(2)（和/英） | パケットスケジューラ / Packet Scheduler |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小林 克志 / Katsushi Kobayashi / |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： University of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-12-15 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | IA |
| 資料番号 | IA2016-68 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.362 |
| ページ範囲 | pp.29-34 |
| ページ数 | 6 |
| 発行日 | 2016-12-08 (IA) |
[研究会発表申込システムのトップページに戻る]