| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-11-30 09:50 SATソルバを用いた信号遷移回数を考慮した遷移故障向けテストパタン生成手法について ○松永裕介（九大）  VLD2016-63 DC2016-57 |
|
| 抄録 | （和） | 本稿では信号遷移回数を考慮した遷移故障向けテストパタンを生成する SATソルバを用いた手法について考察を行う． 通常のSATソルバを用いた手法では故障を検出する論理的な制約を 満たすテストパタンが唯一得られるだけで信号遷移回数のコントロールを 行うことはできない． そこで，SATを用いたテストパタン生成アルゴリズムに修正を行って， 故障検出を行うパタンの集合を積和形論理式の形で出力し， そこからランダムサンプリングを行い， そのなかから信号遷移回数の少ないパタンを選択する手法を提案する． |
| （英） | This paper presents a test pattern generation method with considering signal transition activities using a SAT solver. A simple SAT based test pattern generation method can only find a single pattern per a fault, which does not consider the signal transition activities. The proposed method employs a modified SAT based test pattern generation algorithm which generates a sum of products form representing a set of test patterns. Test patterns are generated using random sampling from the sum product form, and the best one is selected with respect to the signal transition activities. |
|
| キーワード | （和） | テストパタン生成 / 信号遷移回数 / SAT / ランダムサンプリング / / / / |
| （英） | test pattern generation / signal transition activity / SAT / random sampling / / / / | |
| 文献情報 | 信学技報, vol. 116, no. 330, VLD2016-63, pp. 111-115, 2016年11月. | |
| 資料番号 | VLD2016-63 | |
| 発行日 | 2016-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-63 DC2016-57 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE |
| 開催期間 | 2016-11-28 - 2016-11-30 |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE |
| 本文の言語 | 日本語 |
| タイトル（和） | SATソルバを用いた信号遷移回数を考慮した遷移故障向けテストパタン生成手法について |
| サブタイトル（和） | |
| タイトル（英） | On SAT based test pattern generation for transition faults considering signal activities |
| サブタイトル（英） | |
| キーワード(1)（和/英） | テストパタン生成 / test pattern generation |
| キーワード(2)（和/英） | 信号遷移回数 / signal transition activity |
| キーワード(3)（和/英） | SAT / SAT |
| キーワード(4)（和/英） | ランダムサンプリング / random sampling |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松永 裕介 / Yusuke Matsunaga / マツナガ ユウスケ |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-11-30 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-63, DC2016-57 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.330(VLD), no.331(DC) |
| ページ範囲 | pp.111-115 |
| ページ数 | 5 |
| 発行日 | 2016-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]