講演抄録/キーワード |
講演名 |
2016-11-30 09:00
重み付き故障カバレージに基づくテストパターン並替えの高速化手法 ○犬山慎吾・岩崎一彦(首都大東京)・新井雅之(日大) VLD2016-61 DC2016-55 |
抄録 |
(和) |
半導体製造技術の微細化,高集積化に伴い,欠陥レベルの事前見積り値と実製品に対する値の乖離が問題となっている.著者らは,クリティカルエリアに基づく重み付き故障カバレージを用いて出荷VLSIチップの欠陥レベルを低減させる手法を提案してきた.本研究では,ブリッジ故障とオープン故障を対象に,テストパターンの並替えの高速化手法について評価を行う.クリティカルエリアの分布に基づき,対象故障から2個のグループを作成する.それぞれのグループに対してテスト生成を行い,一方のテストパターンのみ並替えを行う.また,ウインドウベースの並替えについても検討する.これらの手法により,従来の並替え手法と比較して,わずかなテストパターン数の増加に対し,処理時間を大幅に削減できることを示す. |
(英) |
Shrinking feature size and higher integration on semiconductor device manufacturing technology bring a problem of the gap between the defect level estimation at the design stage and the reported one for fabricated devices. Authors have proposed a technique that can lower the defect level for shipped VLSI chips. In this study, considering bridge and open faults, we propose fast test pattern reordering techniques. Based on distribution of critical area, we make two fault groups. Test generation is performed targeting each fault group, then the reordering is only applied to the second test pattern set. We also show the window-based reordering. Compared to the previous reordering, the proposed scheme significantly reduce processing time while test pattern count slightly increases. |
キーワード |
(和) |
クリティカルエリア / 重み付き故障カバレージ / ブリッジ故障 / オープン故障 / テスト生成 / / / |
(英) |
critical area / weighted fault coverage / bridge fault / open fault / test generation / / / |
文献情報 |
信学技報, vol. 116, no. 331, DC2016-55, pp. 99-104, 2016年11月. |
資料番号 |
DC2016-55 |
発行日 |
2016-11-21 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2016-61 DC2016-55 |
|