お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2016-11-29 10:30
原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための遅延最適なテクノロジマッピング手法
東 俊輝越智裕之立命館大RECONF2016-45
抄録 (和) 本稿では、0-1-$A$-$overline{A}$ LUTの遅延モデルと、それを用いたマッピング手法を提案する。0-1-$A$-$overline{A}$ LUTは、原子移動型スイッチを用いた新しいLook Up Table (LUT)アーキテクチャである。このLUTには、実装させる論理関数によってスイッチアレイに接続された入力バッファが駆動するMUXの入力数が変動する特性がある。本稿ではこの特性をモデル化し、最小の遅延時間でマッピングする手法を提案する。提案手法では、k-feasibleカット選択時に入力バッファが駆動するMUXの入力数によって分類したLUTの遅延情報を用いる。ベンチマーク回路をマッピングしたところ、従来のLUTよりも遅延時間を最大46%削減することができた。 
(英) This paper proposes a delay model for 0-1-$A$-$overline{A}$ LUT and a delay-optimal mapping algorithm for it. 0-1-$A$-$overline{A}$ LUT is a new programmable logic using atom switches. A unique feature of 0-1-$A$-$overline{A}$ LUT is that the fanout of the input buffers that is connected to the switch matrix for driving MUX's inputs depends on the mapped logic function. This paper proposes a delay model that reflects this feature and a delay optimal technology mapping algorithms using it. During $k$-feasible cut selection, our algorithms use delay information of our LUT that is classified by the number of MUX's inputs its drives. From our experiments, the circuit delay using our $k$-LUT is 46% smaller in the best case compared with using the conventional atom-switch-based $k$-LUT.
キーワード (和) 原子移動型スイッチ / テクノロジマッピング / K-feasibleカット / リコンフィギャラブルデバイスアーキテクチャ / ナノスケールデバイス / / /  
(英) atom switch / technology mapping / K-feasible cut / reconfigurable device architecture / nano-scale device / / /  
文献情報 信学技報, vol. 116, no. 332, RECONF2016-45, pp. 29-34, 2016年11月.
資料番号 RECONF2016-45 
発行日 2016-11-21 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2016-45

研究会情報
研究会 VLD DC CPSY RECONF CPM ICD IE  
開催期間 2016-11-28 - 2016-11-30 
開催地(和) 立命館大学大阪いばらきキャンパス 
開催地(英) Ritsumeikan University, Osaka Ibaraki Campus 
テーマ(和) デザインガイア2016 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2016 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2016-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE 
本文の言語 日本語 
タイトル(和) 原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための遅延最適なテクノロジマッピング手法 
サブタイトル(和)  
タイトル(英) Area-efficient LUT-like Programmable Logic Using Atom Switch and its Delay-optimal Mapping Algorithm 
サブタイトル(英)  
キーワード(1)(和/英) 原子移動型スイッチ / atom switch  
キーワード(2)(和/英) テクノロジマッピング / technology mapping  
キーワード(3)(和/英) K-feasibleカット / K-feasible cut  
キーワード(4)(和/英) リコンフィギャラブルデバイスアーキテクチャ / reconfigurable device architecture  
キーワード(5)(和/英) ナノスケールデバイス / nano-scale device  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 東 俊輝 / Toshiki Higashi / ヒガシ トシキ
第1著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第2著者 氏名(和/英/ヨミ) 越智 裕之 / Hiroyuki Ochi / オチ ヒロユキ
第2著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2016-11-29 10:30:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2016-45 
巻番号(vol) IEICE-116 
号番号(no) no.332 
ページ範囲 pp.29-34 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2016-11-21 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会