お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2016-11-29 10:30
ディープラーニングを用いたリソグラフィシミュレーションモデルの高精度化
渡辺友希松縄哲明木村泰己野嶋茂樹東芝VLD2016-56 DC2016-50
抄録 (和) 微細な半導体パターンを製造するにあたり,リソグラフィシミュレーションは必要不可欠な技術となっている.高精度なシミュレーションを実現するために,設計パターンの光学的な特徴に応じてウェハ上のパターン形状を予測するモデルが提案されているが,適切な特徴を捉えることが難しいという課題があった.本稿では,ディープラーニングの1種であるCNN(Convolutional Neural Network)を用いることで,設計パターンの特徴を自動で学習し,ウェハ上のパターン形状を精度良く予測する新しいモデルを提案する.実験結果から,提案するCNNモデルを用いることで,パターン形状の予測誤差を従来モデルの約30%に低減できることを示す. 
(英) Lithography simulation is an indispensable technology for today's semiconductor manufacturing processes. To achieve accurate simulation, a model which predicts wafer patterns based on optical features of design patterns has been proposed. However, it is difficult to define appropriate features. This paper proposes a new model using CNN (Convolutional Neural Network) which is a powerful technique from the field of deep learning. The CNN model automatically determines design pattern features, and predicts wafer patterns accurately. Experimental results show proposed CNN model can reduce the prediction error to 30% compared with the conventional method.
キーワード (和) リソグラフィシミュレーション / レジストモデル / ディープラーニング / CNN / / / /  
(英) Lithography simulation / Resist Model / Deep learning / CNN / / / /  
文献情報 信学技報, vol. 116, no. 330, VLD2016-56, pp. 73-78, 2016年11月.
資料番号 VLD2016-56 
発行日 2016-11-21 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2016-56 DC2016-50

研究会情報
研究会 VLD DC CPSY RECONF CPM ICD IE  
開催期間 2016-11-28 - 2016-11-30 
開催地(和) 立命館大学大阪いばらきキャンパス 
開催地(英) Ritsumeikan University, Osaka Ibaraki Campus 
テーマ(和) デザインガイア2016 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2016 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2016-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE 
本文の言語 日本語 
タイトル(和) ディープラーニングを用いたリソグラフィシミュレーションモデルの高精度化 
サブタイトル(和)  
タイトル(英) Accurate Lithography Simulation Model based on Deep Learning 
サブタイトル(英)  
キーワード(1)(和/英) リソグラフィシミュレーション / Lithography simulation  
キーワード(2)(和/英) レジストモデル / Resist Model  
キーワード(3)(和/英) ディープラーニング / Deep learning  
キーワード(4)(和/英) CNN / CNN  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 渡辺 友希 / Yuki Watanabe / ワタナベ ユウキ
第1著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第2著者 氏名(和/英/ヨミ) 松縄 哲明 / Tetsuaki Matsunawa / マツナワ テツアキ
第2著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第3著者 氏名(和/英/ヨミ) 木村 泰己 / Taiki Kimura / キムラ タイキ
第3著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第4著者 氏名(和/英/ヨミ) 野嶋 茂樹 / Shigeki Nojima / ノジマ シゲキ
第4著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2016-11-29 10:30:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2016-56,IEICE-DC2016-50 
巻番号(vol) IEICE-116 
号番号(no) no.330(VLD), no.331(DC) 
ページ範囲 pp.73-78 
ページ数 IEICE-6 
発行日 IEICE-VLD-2016-11-21,IEICE-DC-2016-11-21 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会