| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-11-28 14:40 PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価 ○梅原成宏・古田 潤・小林和淑（京都工繊大）  VLD2016-50 DC2016-44 |
|
| 抄録 | （和） | 集積回路の微細化に伴い，ソフトエラーによる信頼性の低下が問題となっている．近年，SOIやFinFETのような従来と異なる素子が用いられるようになったため，ソフトエラーを評価するためのシミュレーション手法についての検討が必要となってきている．我々はSOIとFinFETの ソフトエラー耐性をPHITS-TCADシミュレーションを用いて評価した．これは核反応計算コードであるPHITSとデバイスシミュレーションで構成される．本稿ではPHITS-TCADシミュレーションにより，28nm FDSOIと22nm FinFETのソフトエラー率の電源電圧依存性の評価，比較を行った．電源電圧が1Vから0.4Vのとき，22nm FinFETのソフトエラー率は28nm FDSOIの10分の1以下となった． |
| （英） | The impact of soft errors has been serious with process scaling of integrated circuits. Simulation methods for soft errors in FDSOI and FinFET are indispensable. We alalyze the soft error tolerance in 28-nm FDSOI and 22-nm FinFET processes by the PHIT-TCAD simulation system. It consists of two parts, a particle transport simulation by PHITS (Particle and Heavy Ion Transport code System) and device simulations. We investigate the soft error rates on 28-nm FDSOI and 22-nm FinFET by the PHITS-TCAD simulation. The soft error tolerance in 22-nm FinFET is 10 times or more stronger than that in 28-nm FDSOI in supply voltages from 1V to 0.4V. | |
| キーワード | （和） | ソフトエラー / FDSOI / FinFET / TCAD / PHITS / / / |
| （英） | Soft Error / FDSOI / FinFET / TCAD / PHITS / / / | |
| 文献情報 | 信学技報, vol. 116, no. 330, VLD2016-50, pp. 37-41, 2016年11月. | |
| 資料番号 | VLD2016-50 | |
| 発行日 | 2016-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-50 DC2016-44 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE |
| 開催期間 | 2016-11-28 - 2016-11-30 |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE |
| 本文の言語 | 日本語 |
| タイトル（和） | PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Soft Error Hardness of FinFET and FDSOI Processes by the PHITS-TCAD Simulation System |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ソフトエラー / Soft Error |
| キーワード(2)（和/英） | FDSOI / FDSOI |
| キーワード(3)（和/英） | FinFET / FinFET |
| キーワード(4)（和/英） | TCAD / TCAD |
| キーワード(5)（和/英） | PHITS / PHITS |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 梅原 成宏 / Shigehiro Umehara / |
| 第1著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第2著者 氏名（和/英/ヨミ） | 古田 潤 / Jun Furuta / |
| 第2著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第3著者 氏名（和/英/ヨミ） | 小林 和淑 / Kazutoshi Kobayashi / |
| 第3著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-11-28 14:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-50, DC2016-44 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.330(VLD), no.331(DC) |
| ページ範囲 | pp.37-41 |
| ページ数 | 5 |
| 発行日 | 2016-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]