講演抄録/キーワード |
講演名 |
2016-08-09 15:00
FPGAを用いたFat TreeベースNoCの高速エミュレーション ○Thiem Van Chu・吉瀬謙二(東工大) CPSY2016-24 |
抄録 |
(和) |
Network-on-Chip(NoC)は,メニーコアプロセッサのチップ内インターコネクションネットワークとして用いられるようになった.新たなNoCを研究開発するには,正確かつ高速なシミュレーション環境が必要となる.しかし,従来のソフトウェアシミュレータは,数百から数千個のノードから構成されるNoCのようにシミュレーション規模が大きい場合,速度が非常に遅くなり,現実的な時間でシミュレーションを行うことが困難である.そのため,最近では,FPGAベースの高速NoCエミュレータが注目されている.既存FPGAベースNoCエミュレータのほとんどは,1,000ノード以下の2次元メッシュNoCしかサポートしておらず,比較的単純なNoCモデルを採用しているが,従来のソフトウェアシミュレータよりも数百倍までの速度向上を達成している.本稿では,単一のFPGAを用いて最大数千ノードまでのfat treeベースNoCの挙動を,サイクルレベルで高速にエミュレーションするための手法を提案する.評価では,4,096コア及び6,144ルータから構成されるfat treeベースNoCを単一のVirtex-7 FPGAでエミュレーションできることを示す.提案システムは,NoC研究で広く使われているソフトウェアシミュレータBookSimと比較して,精度を維持したまま,232倍高速である. |
(英) |
(Not available yet) |
キーワード |
(和) |
エミュレーション / FPGA / Network-on-Chip / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 116, no. 177, CPSY2016-24, pp. 161-166, 2016年8月. |
資料番号 |
CPSY2016-24 |
発行日 |
2016-08-01 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2016-24 |