講演抄録/キーワード |
講演名 |
2016-07-23 15:05
Ga2O3上に堆積したSiO2膜におけるポストアニールの影響 ○小西敬太・上村崇史・ワン マンホイ(NICT)・佐々木公平・倉又朗人・山腰茂伸(タムラ製作所)・東脇正高(NICT) ED2016-29 エレソ技報アーカイブへのリンク:ED2016-29 |
抄録 |
(和) |
現在,酸化ガリウム (Ga2O3) デバイスの高耐圧化のために,高品質な酸化シリコン (SiO2) 膜の形成が必須となっている.今回,SiO2膜のポストアニール条件を調査し,Ga2O3上におけるSiO2膜形成の最適条件を検討した.デバイス評価として,SiO2/Ga2O3 MOSダイオードを作製した.デバイスのC-V測定結果より,ポストアニール温度が800°C以上の時,アノード電圧0 V付近の容量変化がフラットになるリッジが明瞭に観測された.これは,Ga2O3基板における酸素欠損によるトラップであると考えられる. |
(英) |
Ga2O3 is an attractive new oxide semiconductor for next-generation power devices due to its extremely large bandgap of 4.5 eV. A high quality SiO2 film is essential for fabrication of field plate and/or passivation layer to improve the breakdown voltage of power devices. In this work, the effects of post-deposition anneal on the properties of SiO2 deposited on Ga2O3 and the SiO2/Ga2O3 interface were investigated to evaluate the optimal process conditions. The C-V characteristics of devices annealed at over 800°C showed a ledge at around 0 V, which could arise from electron trapping at the SiO2/Ga2O3 interface induced by high temperature annealing. |
キーワード |
(和) |
酸化ガリウム / 酸化シリコン / 光支援C-V測定 / / / / / |
(英) |
Gallium oxide / Silicon dioxide / Photoassisted C-V measurement / / / / / |
文献情報 |
信学技報, vol. 116, no. 158, ED2016-29, pp. 11-15, 2016年7月. |
資料番号 |
ED2016-29 |
発行日 |
2016-07-16 (ED) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ED2016-29 エレソ技報アーカイブへのリンク:ED2016-29 |