講演抄録/キーワード |
講演名 |
2016-06-29 10:40
[依頼講演]強誘電体絶縁膜の負性容量を利用した急峻スイッチング実現のためのSOI-FET設計指針 ○太田裕之・右田真司・服部淳一・福田浩一(産総研)・鳥海 明(東大) SDM2016-34 エレソ技報アーカイブへのリンク:SDM2016-34 |
抄録 |
(和) |
本研究では負性容量を用いて急峻なサブスレショルド係数(SS)を実現するための完全空乏型silicon-on-insulatorトランジスタ(SOI-FET)の設計指針について検討する。Technology computer aided design を用いたシミュレーションによれば、SS係数を幅広いゲート電圧領域で急峻化するためには、SOI層並びに強誘電体膜厚の適切な設定の他に、極薄の埋め込み酸化膜など、閾値電圧以下において強誘電体に効果的にゲート電圧を印可できるような構造が重要であることを報告する。 |
(英) |
This paper discusses a design of fully depleted silicon-on-insulator field-effect transistors with ferroelectric gate insulators to attain a steep subthreshold swing (SS) by exploiting the negative capacitance. Our technology computer aided design simulation reveals that not only appropriate thickness of SOI and the ferroelectric layer but also an ulthathin buried oxide which enables to make voltage drop in the ferroelectric gate layer effectively is crucial to attain less than 60 mV/decade in a wide range of the gate voltage under the threshold voltage. |
キーワード |
(和) |
負性容量 / 強誘電体 / 急峻サブスレショルド係数 / silicon-on-insulator / 低電圧駆動 / トランジスタ / / |
(英) |
negative capacitance / ferroelectric / steep subthreshold swing / silicon-on-insulator / ow voltage operation / MOSFET / / |
文献情報 |
信学技報, vol. 116, no. 118, SDM2016-34, pp. 9-13, 2016年6月. |
資料番号 |
SDM2016-34 |
発行日 |
2016-06-22 (SDM) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2016-34 エレソ技報アーカイブへのリンク:SDM2016-34 |