| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-06-20 14:50 エントロピーにもとづくランダムテストパターン生成 ○大豆生田利章（群馬高専）  DC2016-13 |
|
| 抄録 | （和） | 本論文では組合せ論理回路の縮退故障を検出するためのランダムテストパターン生成に 情報理論のエントロピーを適用する方法を示す． まず，論理関数のエントロピーを定義し， 単一ゲートの出力エントロピーを解析した． その結果にもとづき， 単一縮退故障が存在する組合せ論理回路に対するランダムテストパター生成手法を提案した． この提案手法は論理回路の出力エントロピーを最大にすることにより故障を検出しやすくするものであり， 論理関数が分かれば，具体的なテストパターン生成アルゴリズムや 論理関数をどのような回路で実現しているかに依存せずに 故障検出の可能性の高いランダムテストパターンが生成できるという利点がある． 提案手法をAND-OR二段回路を含む具体的な回路に対して適用した． その結果，縮退故障を検出する確率が高くなるランダムテストパターンを生成できる可能性があることが示された． |
| （英） | In this paper the random test pattern generation method based on entropy is proposed. The circuits in this paper are combinational logic circuits and assumed with single stuck-at fault. The proposed method generates the random test patterns to maximize the output entropy of the circuits, and it is independent of either test pattern generation algorithm or synthesizing method of logic functions. This method is applied to some circuits including AND-OR two stage circuits, and the results show the proposed method may generate the random test patterns that increase the probability to detect stack-at faults. |
|
| キーワード | （和） | 論理回路 / 縮退故障 / 故障検出 / ランダムテストパターン / エントロピー / / / |
| （英） | logic circuit / stuck-at-fault / fault detection / random test pattern / enthropy / / / | |
| 文献情報 | 信学技報, vol. 116, no. 108, DC2016-13, pp. 19-23, 2016年6月. | |
| 資料番号 | DC2016-13 | |
| 発行日 | 2016-06-13 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2016-13 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2016-06-20 - 2016-06-20 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 設計/テスト/検証および一般 |
| テーマ（英） | Design, Test, Verification, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2016-06-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | エントロピーにもとづくランダムテストパターン生成 |
| サブタイトル（和） | |
| タイトル（英） | Random Test Pattern Generation based on Entropy |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 論理回路 / logic circuit |
| キーワード(2)（和/英） | 縮退故障 / stuck-at-fault |
| キーワード(3)（和/英） | 故障検出 / fault detection |
| キーワード(4)（和/英） | ランダムテストパターン / random test pattern |
| キーワード(5)（和/英） | エントロピー / enthropy |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大豆生田 利章 / Toshiaki Ohmameuda / オオマメウダ トシアキ |
| 第1著者 所属（和/英） | 群馬工業高等専門学校 (略称： 群馬高専) National Institute of Technology, Gunma College (略称： Nat. Inst. Tech., Gunma Coll.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-06-20 14:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2016-13 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.108 |
| ページ範囲 | pp.19-23 |
| ページ数 | 5 |
| 発行日 | 2016-06-13 (DC) |
[研究会発表申込システムのトップページに戻る]