講演抄録/キーワード |
講演名 |
2016-04-14 11:00
[依頼講演]298-fJ/writecycle 650-fJ/readcycleを実現する画像処理プロセッサ向け28-nm FD-SOI 8T 3ポートSRAM ○森 陽紀・中川知己・北原佑起・河本優太・高木健太・吉本秀輔・和泉慎太郎(神戸大)・新居浩二(ルネサス エレクトロニクス)・川口 博・吉本雅彦(神戸大) ICD2016-3 エレソ技報アーカイブへのリンク:ICD2016-3 |
抄録 |
(和) |
28-nm FD-SOIプロセス技術を用いた, 低消費電力かつ低電圧な画像処理向け64-kb 8T3ポートSRAMを提案する. 本提案SRAMは, 8トランジスタのビットセルから構成され, 1-write/2-readの3ポートを持つと同時に多数決論理回路を備えアクティブエネルギを削減する. 本テストチップは, 最小電圧0.46 Vにおいて, アクセス時間140 nsで動作することを確認した. 最小動作エネルギ点は, 電源電圧0.54 V, アクセス時間55 ns (=18.2 MHz)であり, 多数決論理を組み合わせた場合, 298-fJ/writecycle, 650-fJ/readcycleの動作エネルギを達成した. これらの値は, 28-nm FD-SOI 6TSRAMに比べてそれぞれ78%及び52%の動作エネルギ削減を達成した. |
(英) |
This paper presents a low-power and low-voltage 64-kb 8T three-port image memory using a 28-nm FD-SOI process technology. Our proposed SRAM accommodates eight-transistor bitcells comprising one-write/two-read ports and a majority logic circuit to save active energy. The test chip can operate at a supply voltage of 0.46 V and an access time of 140 ns. The energy minimum point is a supply voltage of 0.54 V and an access time of 55 ns (= 18.2 MHz), at which 298 fJ/cycle in a write operation and 650 fJ/cycle in a read operation are achieved with the help of the majority logic; these factor are 87% and 52% smaller than those in a 28-nm FD-SOI 6T SRAM. |
キーワード |
(和) |
Image Memory / Multiport SRAM / 8T / FD-SOI / 28-nm / Majority Logic / / |
(英) |
Image Memory / Multiport SRAM / 8T / FD-SOI / 28-nm / Majority Logic / / |
文献情報 |
信学技報, vol. 116, no. 3, ICD2016-3, pp. 13-16, 2016年4月. |
資料番号 |
ICD2016-3 |
発行日 |
2016-04-07 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2016-3 エレソ技報アーカイブへのリンク:ICD2016-3 |