| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-03-28 13:15 ［ポスター講演］CSD係数FIRフィルタ設計のための回路規模に対する設計誤差の検証 ○笹原知博・陶山健仁（東京電機大）  EA2015-87 SIP2015-136 SP2015-115 |
|
| 抄録 | （和） | 本研究では，CSD（Canonic Signed Digit）係数FIR（Finite Impulese Response）フィルタ設計について検討する．本設計問題では設計仕様としてフィルタ次数，語長，ハードウェアの回路規模を示す許容非零桁数を与える．その際，次数や語長に対して許容非零桁数を小さく設定した場合，設計誤差が大きくなる．そこで本研究では，本設計問題の効果的な解法であるACO（Ant Colony Optimization）を用い，許容非零桁数に対する設計誤差の検証を行う．検証結果から設計誤差の増加を抑えた適切な許容非零桁数を示す． |
| （英） | In this paper, a CSD (Canonic Signed Digit) coefficient FIR (Finite Impulse Response) filter design is studied. In the design problem, several factors relating a circuit scale such as a filter order, a word length and the maximum number of available nonzero digits in total are specified in dvance. When the maximum number of available nonzero digits is set to a small value, the design error tends to be large. Therefore, we verify the relationship between the circuit scale and the design error using ACO which is well-known as an effective method for this design problem. Verification results show the better maximum number of available nonzero digits which can reduce the design error. | |
| キーワード | （和） | FIRフィルタ / ACO / / / / / / |
| （英） | FIR filter / ACO / / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 522, SIP2015-136, pp. 123-127, 2016年3月. | |
| 資料番号 | SIP2015-136 | |
| 発行日 | 2016-03-21 (EA, SIP, SP) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EA2015-87 SIP2015-136 SP2015-115 |
|
| 研究会情報 | |
| 研究会 | EA SP SIP |
| 開催期間 | 2016-03-28 - 2016-03-29 |
| 開催地（和） | 別府国際コンベンションセンター B-ConPlaza |
| 開催地（英） | Beppu International Convention Center B-ConPlaza |
| テーマ（和） | 応用／電気音響，音声，信号処理，一般 |
| テーマ（英） | Engineering/Electro Acoustics, Speech, Signal Processing, and Related Topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIP |
| 会議コード | 2016-03-EA-SP-SIP |
| 本文の言語 | 日本語 |
| タイトル（和） | CSD係数FIRフィルタ設計のための回路規模に対する設計誤差の検証 |
| サブタイトル（和） | |
| タイトル（英） | Verification of Circuit Scale and Design Error for CSD Coefficient FIR Filters |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FIRフィルタ / FIR filter |
| キーワード(2)（和/英） | ACO / ACO |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 笹原 知博 / Tomohiro Sasahara / ササハラ トモヒロ |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 陶山 健仁 / Kenji Suyama / スヤマ ケンジ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-03-28 13:15:00 |
| 発表時間 | 90分 |
| 申込先研究会 | SIP |
| 資料番号 | EA2015-87, SIP2015-136, SP2015-115 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.521(EA), no.522(SIP), no.523(SP) |
| ページ範囲 | pp.123-127 |
| ページ数 | 5 |
| 発行日 | 2016-03-21 (EA, SIP, SP) |
[研究会発表申込システムのトップページに戻る]