講演抄録/キーワード |
講演名 |
2016-03-04 10:10
パスネットワーク・パケットネットワーク併用型データセンターチップの評価 ○大下裕一・村田正幸(阪大) IN2015-126 |
抄録 |
(和) |
データセンター内の処理を低消費電力で実行するために、多数のコアを収容したチップを構成するデータセンターチップというアプローチが提唱されている。このアプローチでは、多数のコアを収容したチップ上で、データセンターで行われている並列処理を実行することにより、電力効率よく、必要な処理を行うことが期待できる。
データセンターチップにおいては、コア間が通信を行い、連携することで、多量のデータの処理を行う。そのため、データセンターチップにおいても、ネットワークは重要な役割を担う。
本稿では、チップ内の通信を収容するのにかかる消費電力と、チップ内の通信の遅延を考慮した上で、データセンターチップのネットワーク構成の評価を行う。本評価を行うにあたり、本稿では、まず、低消費電力で目標とする遅延以内に始点・終点間の通信を収容することができるような、仮想ネットワークの構築手法と、仮想ネットワーク上での経路制御手法を提案する。そして、シミュレーションにより、提案した経路制御手法を用いたデータセンターチップの構成の評価を行い、パケットネットワークの上に、パスネットワークを積層し、パスネットワークの設定により仮想ネットワークを構築できるようにした構成が、低消費電力で多くのトラヒックを目標遅延以内に収容できることを明らかにする。 |
(英) |
One approach to reducing the energy consumption is to
use the on-chip data centers, which are integrated circuit chips
that performs the tasks in a data center.
In an on-chip data center, cores communicates with each other to perform tasks. Therefore, a network within an on-chip data center plays an important role.
In this paper, we evaluate the network structures in an on-chip data center, considering the energy consumption and the delay between cores.
To evaluate network structures, we propose a method to configure the structure of the virtual network and the routing within an on-chip data center.
Then, we evaluate network structures by simulation using our method, and demonstrate that the network structure that enables to configure the virtual network accommodate more traffic with a small energy consumption without causing a large delay. |
キーワード |
(和) |
ネットワークオンチップ / データセンター / パケット / パス / / / / |
(英) |
Network on Chip / Datacenter / packet / path / / / / |
文献情報 |
信学技報, vol. 115, no. 484, IN2015-126, pp. 107-112, 2016年3月. |
資料番号 |
IN2015-126 |
発行日 |
2016-02-25 (IN) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
IN2015-126 |