お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2016-03-03 09:50
仮想スイッチにおけるパケット分類処理のFPGAへのオフロード手法
渡邊義和狩野秀一NECNS2015-178
抄録 (和) NFV/SDNでは高性能・高効率な仮想スイッチが必要である.仮想スイッチにおいて,受信パケットに適合するルールを探索するパケット分類処理は負荷が高い.NFV環境へのFPGA等の普及が予想される一方,NFV/SDNへの適用を考えた場合それらを用いたパケット分類手法の従来研究には,収容可能ルール数が少ない,ルール更新に関する検討評価が不十分といった課題がある.我々は多数のルール収容や高頻度更新を実現するパケット分類手法を仮想スイッチに向けに提案してきた.本手法はパケット分類処理負荷を従来に比べ大幅に減らせるものの,80Gbps(16Mpps)トラフィックの処理に約6CPUコアを消費し,仮想マシンが利用可能なリソースが限定される.そこで,本稿では仮想スイッチにおけるパケット分類手法のFPGAへのオフロード手法を検討および評価した.評価の結果,提案手法は中規模FPGAで実現でき,消費CPUコア数を6から0.3に削減できることを確認した. 
(英) NFV/SDN systems need high performance and high efficient virtual switches. In near future, hardware such as FPGA will be introduced in NFV. Although there have been many studies on packet classification with FPGA and so on, they have some limitations for NFV/SDN systems, for example, limited number of rules they support, lack of consideration and evaluation of rule updates. The authors have been proposed a packet classification algorithm which efficiently supports large number of rules and rule updates for virtual switches. The algorithm reduces the load of the packet classification in a virtual switch drastically. It, however, still needs 6 CPU cores to process 80Gbps traffic and available cores for virtual machines are limited. In this paper, we propose and evaluate an FPGA offload method of the packet classification algorithm. We show that a middle class FPGA is enough for the offloading, and the number of consumed CPU cores is reduced from 6 to 0.3.
キーワード (和) パケット分類 / 仮想スイッチ / オフロード / FPGA / NFV / SDN / 探索木 / ルール更新  
(英) Packet Classification / Virtual Switch / Offload / FPGA / NFV / SDN / Decision Tree / Rule Update  
文献情報 信学技報, vol. 115, no. 483, NS2015-178, pp. 59-64, 2016年3月.
資料番号 NS2015-178 
発行日 2016-02-25 (NS) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード NS2015-178

研究会情報
研究会 NS IN  
開催期間 2016-03-03 - 2016-03-04 
開催地(和) フェニックス・シーガイア・リゾート(宮崎) 
開催地(英) Phoenix Seagaia Resort 
テーマ(和) 一般 
テーマ(英) General 
講演論文情報の詳細
申込み研究会 NS 
会議コード 2016-03-NS-IN 
本文の言語 日本語 
タイトル(和) 仮想スイッチにおけるパケット分類処理のFPGAへのオフロード手法 
サブタイトル(和)  
タイトル(英) FPGA Offload Method for a Packet Classification Processing in a Virtual Switch 
サブタイトル(英)  
キーワード(1)(和/英) パケット分類 / Packet Classification  
キーワード(2)(和/英) 仮想スイッチ / Virtual Switch  
キーワード(3)(和/英) オフロード / Offload  
キーワード(4)(和/英) FPGA / FPGA  
キーワード(5)(和/英) NFV / NFV  
キーワード(6)(和/英) SDN / SDN  
キーワード(7)(和/英) 探索木 / Decision Tree  
キーワード(8)(和/英) ルール更新 / Rule Update  
第1著者 氏名(和/英/ヨミ) 渡邊 義和 / Yoshikazu Watanabe / ワタナベ ヨシカズ
第1著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第2著者 氏名(和/英/ヨミ) 狩野 秀一 / Shuichi Karino / カリノ シュウイチ
第2著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2016-03-03 09:50:00 
発表時間 20分 
申込先研究会 NS 
資料番号 NS2015-178 
巻番号(vol) vol.115 
号番号(no) no.483 
ページ範囲 pp.59-64 
ページ数
発行日 2016-02-25 (NS) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会