講演抄録/キーワード |
講演名 |
2016-03-03 09:50
仮想スイッチにおけるパケット分類処理のFPGAへのオフロード手法 ○渡邊義和・狩野秀一(NEC) NS2015-178 |
抄録 |
(和) |
NFV/SDNでは高性能・高効率な仮想スイッチが必要である.仮想スイッチにおいて,受信パケットに適合するルールを探索するパケット分類処理は負荷が高い.NFV環境へのFPGA等の普及が予想される一方,NFV/SDNへの適用を考えた場合それらを用いたパケット分類手法の従来研究には,収容可能ルール数が少ない,ルール更新に関する検討評価が不十分といった課題がある.我々は多数のルール収容や高頻度更新を実現するパケット分類手法を仮想スイッチに向けに提案してきた.本手法はパケット分類処理負荷を従来に比べ大幅に減らせるものの,80Gbps(16Mpps)トラフィックの処理に約6CPUコアを消費し,仮想マシンが利用可能なリソースが限定される.そこで,本稿では仮想スイッチにおけるパケット分類手法のFPGAへのオフロード手法を検討および評価した.評価の結果,提案手法は中規模FPGAで実現でき,消費CPUコア数を6から0.3に削減できることを確認した. |
(英) |
NFV/SDN systems need high performance and high efficient virtual switches. In near future, hardware such as FPGA will be introduced in NFV. Although there have been many studies on packet classification with FPGA and so on, they have some limitations for NFV/SDN systems, for example, limited number of rules they support, lack of consideration and evaluation of rule updates. The authors have been proposed a packet classification algorithm which efficiently supports large number of rules and rule updates for virtual switches. The algorithm reduces the load of the packet classification in a virtual switch drastically. It, however, still needs 6 CPU cores to process 80Gbps traffic and available cores for virtual machines are limited. In this paper, we propose and evaluate an FPGA offload method of the packet classification algorithm. We show that a middle class FPGA is enough for the offloading, and the number of consumed CPU cores is reduced from 6 to 0.3. |
キーワード |
(和) |
パケット分類 / 仮想スイッチ / オフロード / FPGA / NFV / SDN / 探索木 / ルール更新 |
(英) |
Packet Classification / Virtual Switch / Offload / FPGA / NFV / SDN / Decision Tree / Rule Update |
文献情報 |
信学技報, vol. 115, no. 483, NS2015-178, pp. 59-64, 2016年3月. |
資料番号 |
NS2015-178 |
発行日 |
2016-02-25 (NS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
NS2015-178 |