| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-03-01 10:55 検算対策回路に対する電力解析攻撃 ○池崎良哉・吉川雅弥（名城大）  VLD2015-122 |
|
| 抄録 | （和） | 近年，暗号回路に対して，不正に秘密情報を窃取するサイドチャネル攻撃の脅威が顕在化してきた．代表的なサイドチャネル攻撃には，フォールト解析攻撃や電力解析攻撃がある．フォールト解析攻撃は，暗号回路に故意に演算誤りを引き起こすことで取得可能な誤った結果から秘密情報を推定する攻撃である．代表的なフォールト解析攻撃の対策には検算対策回路がある．また，電力解析攻撃は回路動作時の消費電力から秘密情報を推定する攻撃手法である．現在，フォールト解析攻撃に有効である検算対策回路の電力解析攻撃の耐性についての研究は報告されていない．そこで本研究では，標準暗号AESの検算対策回路に対する電力解析攻撃を提案する．また，提案手法では暗号化部分だけでなく，検算部分を利用することで，解析効率を向上させる．さらに，ASICを対象とした評価実験により，提案手法の有効性を実証する． |
| （英） | The thread of side-channel attack against cryptgraphic circuit is pointed out. Side-channel attack is classified into two attack methods; fault analysis attack and power analysis attack. A fault analysis attack intentionally generates operation errors during the encryption processing, and obtains confidential information using pairs of an incorrect cryptogram and a correct one. A method using a check circuit was reported as a typical measure against a fault analysis attack. A power analysis attack uses the correlation between encryption processing and power consumption. However, there is no report of which a power analysis attack is applied to check circuit. Therefore, this study proposes a new power analysis method for AES with check circuit. Experiments using an actual device prove the validity of the proposed method. | |
| キーワード | （和） | AES / 電力解析攻撃 / 検算対策回路 / / / / / |
| （英） | AES / Power Analysis Attack / Check Circuit / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 465, VLD2015-122, pp. 67-72, 2016年2月. | |
| 資料番号 | VLD2015-122 | |
| 発行日 | 2016-02-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-122 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2016-02-29 - 2016-03-02 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-02-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 検算対策回路に対する電力解析攻撃 |
| サブタイトル（和） | |
| タイトル（英） | Power Analysis Attack for Countermeasure with Check Circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | AES / AES |
| キーワード(2)（和/英） | 電力解析攻撃 / Power Analysis Attack |
| キーワード(3)（和/英） | 検算対策回路 / Check Circuit |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 池崎 良哉 / Yoshiya Ikezaki / イケザキ ヨシヤ |
| 第1著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉川 雅弥 / Masaya Yoshikawa / ヨシカワ マサヤ |
| 第2著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-03-01 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2015-122 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.465 |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2016-02-22 (VLD) |
[研究会発表申込システムのトップページに戻る]